SoC存储子系统系统级性能优化技术研究

论文摘要

嵌入式系统经过十几年的迅速发展,从简单的电子表、电子计算器到现在高数据吞吐量和密集计算的个人数字助理、移动式多媒体终端,它所包含的产品出现了显著变化。然而,随着处理器速度与存储器访问延迟的差距不断增大,面向多媒体应用的SoC芯片中存储子系统的访问延迟已经成为系统性能的主要瓶颈之一。因此,如何设计和优化存储子系统,便成了SoC芯片设计过程中必须要解决的一个问题。本文采用MP3解码作为目标应用,以Scratch-Pad存储器、外部存储器接口和片外存储器三者构建的存储子系统作为目标架构,提出了一套在芯片设计阶段进行存储子系统设计和性能优化的方法。本文基于SystemC语言构建了一套时钟周期级精度的SoC存储子系统性能仿真模型,作为目标应用的软硬件仿真环境和系统级优化技术的性能评估手段。与实际电路仿真结果相比,该模型仿真精度最大误差仅为万分之二,仿真速度超过实际电路仿真的800倍。针对片外存储器的物理结构,本文在外部存储器接口的设计中提出了两套缓存机制,组缓存机制和Cache机制,用于降低片外存储器的平均访问延迟;并使用性能仿真模型进行缓存组织结构的设计空间探索,确定针对目标应用的各种最佳设计参数。基于以往Scratch-Pad存储器内存布局优化技术的分析,本文提出了一套基于关系矩阵的优化技术。它根据控制流图将程序划分成一系列结点,使用性能仿真模型的统计信息计算出各结点对性能的影响,建立关系矩阵描述结点之间的关系,然后根据改进的分配算法选择合适结点放入Scratch-Pad存储器。该技术通过减少程序执行过程中片外存储器的访问次数来缩短程序执行时间,并在Scratch-Pad存储器容量大小和性能优化能力之间建立了联系。在芯片设计阶段,它用于探索在满足性能要求前提下针对目标应用的Scratch-Pad存储器最佳容量。最后,本文分析了Scratch-Pad存储器优化技术和外部存储器接口缓存设计两者之间的性能影响,并总结出两者组合的最佳设计参数。本文通过上述研究,提出了一套SoC存储子系统高层性能仿真模型,并基于Scratch-Pad存储器优化技术和外部存储器接口缓存设计,探索出针对目标应用的存储子系统最佳设计方案。实验结果表明,当系统时钟为50MHz时,最佳设计方案由两部分组成:外部存储器接口缓存设计采用128行二路组关联映射统一Cache（带4级写操作缓存）,Scratch-Pad存储器容量为4096字节。两者总容量为8192字节。该方案有效降低了存储子系统访问延迟对系统性能的影响,目标应用运行速度显著提高,可达原来四倍。最后,对整篇论文的研究内容进行了总结,并指出本课题进一步发展的方向。

论文目录

• 中文摘要
• Abstract
• 第一章 绪论
• 1.1 研究的背景和意义
• 1.2 研究内容和创新点概要
• 1.2.1 主要研究内容
• 1.2.2 创新点
• 1.3 论文结构
• 第二章 存储子系统性能仿真和优化技术综述
• 2.1 存储子系统性能仿真的研究
• 2.1.1 统计和预测方法
• 2.1.2 功能仿真模型
• 2.1.3 软硬件协同仿真模型
• 2.2 EMI 设计研究
• 2.2.1 地址映射
• 2.2.2 访问预测和预取
• 2.2.3 访问动态调度
• 2.2.4 高速缓存
• 2.3 基于SPM 的性能优化技术研究
• 2.3.1 SPM 和Cache 的数据划分研究
• 2.3.2 SPM 内存布局优化研究
• 2.3.3 多处理器方面的研究
• 2.4 本章小结
• 第三章 时钟周期级存储子系统性能仿真模型
• 3.1 硬件框架结构
• 3.2 模型总体框架
• 3.3 总线通讯模型
• 3.3.1 交易级建模方法
• 3.3.2 AMBA AHB 总线模型
• 3.4 处理器内核模型
• 3.4.1 模型框架
• 3.4.2 指令译码
• 3.4.3 原子操作处理过程
• 3.4.4 执行
• 3.5 存储器模型
• 3.5.1 SPM 模型
• 3.5.2 EMI 模型
• 3.5.3 SDRAM 模型
• 3.6 多媒体加速器模型
• 3.7 实验和分析
• 3.7.1 实验程序分析
• 3.7.2 精度分析
• 第四章 EMI 设计
• 4.1 问题分析
• 4.1.1 指令缓存
• 4.1.2 写操作缓存
• 4.2 组缓存设计
• 4.2.1 工作原理
• 4.2.2 指令组缓存
• 4.2.3 数据组缓存
• 4.2.4 分立组缓存
• 4.2.5 统一组缓存
• 4.2.6 写操作缓存
• 4.2.7 小结
• 4.3 Cache 设计
• 4.3.1 工作原理
• 4.3.2 指令Cache
• 4.3.3 数据Cache
• 4.3.4 分立Cache
• 4.3.5 统一Cache
• 4.3.6 组关联映射Cache
• 4.3.7 写策略
• 4.3.8 小结
• 第五章 SPM 内存布局优化技术
• 5.1 研究背景
• 5.2 存储子系统性能模型
• 5.3 程序划分技术
• 5.3.1 符号表重建
• 5.3.2 DCD 数据分析
• 5.3.3 函数划分
• 5.3.4 函数调用分析
• 5.3.5 全局堆栈分析
• 5.3.6 数据访问分析
• 5.3.7 小结
• 5.4 关系矩阵
• 5.4.1 关系的影响
• 5.4.2 关系矩阵的构成
• 5.5 分配算法
• 5.5.1 0-1 背包问题的算法
• 5.5.2 算法改进
• 5.5.3 算法实现
• 5.6 重新链接
• 5.6.1 SPM 部分生成
• 5.6.2 SDRAM 部分生成
• 5.6.3 初始化部分生成
• 5.7 实验结果和分析
• 5.7.1 SPM 优化能力
• 5.7.2 SPM 和Cache 的关系
• 5.7.3 小结
• 第六章 总结与展望
• 6.1 论文总结
• 6.2 展望
• 参考文献
• 致谢
• 博士阶段的研究成果和发表论文