DVI视频信息反截获硬件系统设计

论文摘要

本文首先对计算机系统防信息电磁泄漏的研究背景、发展过程以及国内外的研究现状进行了阐述。然后研究了DVI视频系统的工作原理、信号特征和编码方式,分析了传统滤波方法已经不再适用于数字视频系统。进而分析信噪比在视频信息截获中的重要作用,提出了针对数字视频系统的防泄漏方法——随机置乱技术,并通过仿真分析了这种方法的效用。在仿真分析的基础上提出了随机置乱技术的硬件实现方案。利用FPGA产生伪随机序列,替换原有视频数据,使视频数据本身变为一个“白噪声”。本文提出了两种使用硬件产生伪随机序列的方法,并最终通过FPGA实现。本文设计的DVI视频信息反截获硬件系统由TMDS解码模块、FPGA置乱模块和TMDS编码模块三个部分组成。由于DVI视频系统的数字信号上升沿较快、并且要求处理数据的实时性,所以对于硬件设计提出了较高的要求。本文首先对FPGA程序进行优化,使其满足时序要求,然后利用信号完整性和电源完整性等相关知识和仿真软件设计硬件处理卡的PCB。最终通过实验测试,验证了DVI视频信息反截获硬件系统。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 信息安全与计算机TEMPEST 技术概况
• 1.2 总体研究思路
• 第二章 DVI 视频系统研究与截获原理
• 2.1 DVI 视频系统工作原理
• 2.1.1 DVI 视频系统
• 2.1.2 TMDS 编码以及信号特征
• 2.1.3 TMDS 数据与时钟
• 2.1.4 DVI 接口的分类
• 2.2 数字视频信息截获原理
• 第三章 DVI 视频信息反截获原理研究
• 3.1 伪随机序列
• 3.1.1 信噪比
• 3.1.2 白噪声和伪随机序列
• 3.2 随机置乱技术
• 第四章 基于FPGA 的硬件原理设计
• 4.1 DVI 视频信息反截获硬件组成与工作原理
• 4.2 DVI 视频信息防泄漏系统关键器件的选型
• 4.2.1 TMDS 解码芯片
• 4.2.2 TMDS 编码芯片
• 4.2.3 FPGA 芯片XC3S500E
• 4.2.4 PROM 芯片XCF04S
• 4.3 基于硬件的伪随机序列研究
• 4.3.1 乘余法产生伪随机序列
• 4.3.2 线性反馈移位寄存器产生伪随机序列
• 4.4 基于XC3S500E FPGA 的程序设计
• 4.4.1 Verilog HDL 硬件描述语言
• 4.4.2 使用Verilog 语言实现伪随机序列产生器
• 4.4.3 FPGA 时序优化
• 第五章 硬件处理卡的PCB 设计
• 5.1 硬件处理卡的设计流程
• 5.2 信号完整性设计
• 5.2.1 传输线的串扰
• 5.2.2 传输线的反射
• 5.2.3 多层PCB 的信号回路与过孔设计
• 5.2.4 差分线特性阻抗及其拓扑结构
• 5.3 电源完整性设计
• 5.3.1 电源分配系统（PDS）的设计
• 5.3.2 电源平面与地平面间谐振的抑制
• 5.4 电磁兼容（EMC 和EMI）设计
• 5.4.1 电源设计
• 5.4.2 参考平面的完整性
• 5.4.3 ESD 设计
• 5.4.4 布局布线
• 第六章 DVI 视频信息反截获硬件处理卡测试验证
• 6.1 信号完整性测试与分析
• 6.2 DVI 视频信息反截获硬件系统测试
• 第七章 总结与展望
• 7.1 全文总结
• 7.2 进一步研究的思路
• 致谢
• 参考文献
• 研究成果