FPGA位流生成及其压缩

论文摘要

与专用集成电路芯片ASIC(Application Special Integrated Circuit)不同,现场可编程器件FPGA(Field Programmable Gate Array)在设计完成时并没有确定的逻辑功能,而是由用户根据自己的设计需求对其进行编程,生成相应的配置文件下载到FPGA中,赋予FPGA芯片具体的逻辑功能。本文围绕FDP250K芯片硬件结构研究,针对各种可编程资源进行了细致的研究并进行建模,加以文本描述,生成芯片配置库文件。位流生成模块通过解析工艺映射,布局布线得到的用户网表信息,经过处理,确定芯片内各种可编程资源的具体配置,并从芯片配置库读取对应的编码点信息,生成配置文件。这样,用户的设计网表经过工艺映射,布局布线,位流生成后能生成对应硬件的配置文件,下载到芯片中就能实现特定的功能。随着FPGA规模的扩大和性能的大幅度提高,FPGA的配置文件也相应增大,从而不仅使配置时间迅速增加,而且对存储配置文件的外部存储器(如PROM)容量有很高的要求。针对这两个问题,本文提出了一种基于LZW(Lempel ZivWelch)改进的FPGA配置文件压缩算法能有效的减小配置文件大小,提高芯片配置速度,且相应的硬件解压缩电路也比较简单,能够在很大程度上降低系统的开销,提高了整个系统的性能。这种方法能适用于所有的基于SRAM单元结构的FPGA。实验数据表明,使用本算法压缩后的配置文件大小可以控制到压缩前的20%以内。

论文目录

• 摘要
• Abstract
• 目录
• 第1章 引言
• 1.1 FPGA及其CAD流程概述
• 1.2 FPGA位流模块
• 1.3 工作重点
• 1.4 论文组织
• 第2章 FDP250K硬件结构
• 2.1 FPGA基本结构
• 2.2 FDP250K可编程逻辑单元结构描述
• 2.2.1 CLUSTER整体结构
• 2.2.2 SLICE结构描述
• 2.2.3 时序控制单元
• 2.3 FDP250K可编程互连资源结构描述
• 2.3.1 CLUSTER内部紧凑互联
• 2.3.2 CLUSTER外部分段式互连
• 2.3.3 I/O互联
• 2.3.4 总线BUS
• 第3章 芯片配置库生成模块
• 3.1 芯片配置库生成描述
• 3.1.1 输入文件具体描述
• 3.1.2 输出文件具体描述
• 3.2 配置方法
• 3.2.1 提取Tile偏移量脚本
• 3.2.2 配置布线资源系列脚本简述
• 3.2.3 配置CLUSTER和IOB内部信息脚本简述
• 3.2.4 配置RAM内部配置信息脚本简述
• 3.2.5 配置时钟树脚本简述
• 3.2.6 提取CLUSTER&IOB偏移量脚本简述
• 3.2.7 配置长线BUFFER脚本简述
• 第4章 FDE软件系统位流模块
• 4.1 FDE软件系统概述
• 4.2 FDE位流模块
• 4.2.1 设计流程
• 4.2.2 算法描述
• 4.2.3 输入输出文件信息
• 4.2.4 编程点配置方法具体描述
• 4.3 程序和数据结构
• 4.3.1 数据结构
• 第5章 FPGA配置文件压缩
• 5.1 研究背景
• 5.2 配置文件压缩
• 5.2.1 文件压缩概述
• 5.2.2 相关研究成果
• 5.2.3 VLZW算法实现
• 5.2.4 实验结果及分析
• 5.3 解压缩方案
• 5.3.1 设计综述
• 5.3.2 解析码字
• 5.3.3 字典处理
• 5.4 性能分析
• 第6章 总结与展望
• 6.1 工作总结
• 6.2 工作展望
• 参考文献
• 致谢