低成本高精度相检宽带频率计的开发

论文摘要

本文主要论述了低成本高精度相检宽带频率计的研制目的和具体实现方案。本频率计是采用相检宽带测频技术设计而成,克服了±1个字的计数误差,实现了宽频率范围内的高精度频率测量,并使成本保持较低水平。本设计采用了新型的相位重合点检测电路,提高了相位重合检测的精度。频率标准由外接原子频标改为内置高稳压控晶振,降低了仪器成本。另外增加了标频校准的功能,保证在使用老化率相对较高的高稳压控晶振情况下也能获得很高的测量准确度。仪器中相位重合点检测和计数部分是在FPGA芯片内部编程设计实现,降低了系统复杂度和成本,提高了可靠性,并且增强了保密性,可有效保护开发者的知识产权。FPGA采用的是ALTERA公司Cyclone系列的FPGA芯片,使用EDA工具QuartusⅡ6.0开发。计算和显示工作主要由MCU完成,MCU选用的是ATMEL公司的MCS-51系列的89C51单片机,仪器的显示方式采用MCU控制的液晶模块显示。实践证明,该频率计具有低成本,高精度,高集成度和高可靠性等优点,可与企业合作生产并面向市场推广。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 时间基准
• 1.2 时间频率测量的重要性及进展
• 1.3 论文的主要成果及内容安排
• 1.4 小结
• 第二章 常用的频率测量方法
• 2.1 常用的频率测量方法
• 2.1.1 多周期同步法
• 2.1.2 模拟内差法
• 2.1.3 游标法
• 2.2 小结
• 第三章 相检宽带测频技术理论及实现方案
• 3.1 最大公因子频率概念
• 3.2 相检测频技术
• 3.2.1 相位重合点理论
• 3.2.2 相检宽带测频技术
• 3.3 小结
• 第四章 低成本高精度相检宽带频率计的实现
• 4.1 低成本高精度相检宽带频率计开发的目的
• 4.1.1 降低制造成本和元器件数量
• 4.1.2 提高可靠性和保密性
• 4.1.3 提高相位重合检测精度
• 4.2 频率计改进措施
• 4.2.1 相位重合检测线路改进
• 4.2.2 频标的改进
• 4.2.3 其他改进措施
• 4.3 频率计的硬件组成及基本功能框图
• 4.3.1 系统的组成
• 4.3.2 微波分频及整形电路
• 4.3.3 信号调理电路的设计
• 4.3.4 门时产生及计数电路
• 4.3.5 MCU的选择及其控制电路
• 4.4 MCU软件的设计
• 4.5 FPGA的加密设计
• 4.5.1 基于SRAM工艺FPGA的保密问题
• 4.5.2 MCU对FPGA加密
• 4.5.3 其它加密方法介绍
• 4.6 印刷电路板的制作
• 4.6.1 PROTEL的设计流程
• 4.6.2 电路板的设计要点
• 4.7 频率计制作与调试
• 4.7.1 电路板焊接
• 4.7.2 频率计调试
• 4.8 测量数据及分析
• 4.9 小结
• 第五章 FPGA及FPGA中的程序设计
• 5.1 可编程逻辑器件
• 5.2 硬件描述语言
• 5.2.1 HDL语言的选择
• 5.2.2 VERILOG HDL语言
• 5.2.3 VERILOG HDL开发流程
• 5.3 QUARTUS II 6.0 设计
• 5.3.1 自顶向下法的PLD设计流程
• 5.3.2 程序设计
• 5.4 频率计各功能模块FPGA程序
• 5.4.1 与MCU实现对话式数据传输的同步时钟产生
• 5.4.2 异步清零信号的产生
• 5.4.3 与MCU实现对话式数据传输程序
• 5.5 小结
• 结论
• 致谢
• 参考文献
• 研究成果
• 附录A
• 附录B