超深亚微米CMOS集成电路功耗估计方法及相关算法研究

论文摘要

随着集成电路工艺技术的不断进步,集成电路产业已经进入深亚微米和纳米工艺时代,工艺的进步对设计方法学提出了新的挑战。过去VLSI设计者主要关心的是面积与速度,而现在,由于现代通信类和消费类产品需求的迅速增长,尤其是便携式设备和无线设备的大量涌现都对集成电路的低功耗、高性能和小体积提出了更高要求。功耗问题已经与面积和速度一起成了VLSI设计者关心的中心问题。功耗分析和优化是VLSI低功耗设计问题的两大主要内容。其中功耗分析问题主要关心的是在设计过程中不同的设计阶段均可对功耗进行准确估计,确保设计不违反设计功耗指标,增加设计成功的信心。当前,已有不少关于平均功耗估计的方法和EDA工具,所以本文着重于研究不同逻辑电路泄漏功耗、最大功耗的估计方法以及门控时钟在低功耗设计中的应用问题。 本文的主要工作如下: 首先分析了CMOS电路功耗的组成和相应的功耗模型,总结了已有的用于功耗估计的静态方法和动态方法。 其次根据电路处于待机或空闲模式时,静态功耗的大小与电路所处的状态有关的特点,提出了基于遗传算法(GA)的CMOS电路泄漏功耗估计方法。通过该方法,能够找出电路处于待机或空闲模式时产生静态功耗最低的输入向量。设计人员可以根据估计结果对设计进行修改。当电路处于待机或空闲模式时,通过设计专门的电路模块,将该向量加入电路的原始输入端或部分模块的输入端,可以减小电路的静态功耗。 第三,由于SRAM的模拟电路特点,已有的门级EDA工具无法估计SRAM的泄漏功耗。第四章给出了一种基于模拟的SRAM泄漏功耗估计方法。在分析了SRAM逻辑结构中各子电路的泄漏功耗的产生机制的基础上,建立了SRAM的泄漏功耗模型,然后对SRAM的泄漏功耗进行估算。 第四,电路的最大功耗影响电路的可靠性、电源线和地线的设计等问题。第五章提出了基于遗传模拟退火算法(GSAA)的CMOS组合集成电路最大功耗估计方法。同时对GA和GSAA做了对比,仿真结果表明GSAA比GA估计精度更好,速度更快。第六章将GSAA算法应用于时序集成电路最大功耗估计。仿真结果表明了GSAA的有效性。

论文目录

• 摘要
• Abstract
• 第1章 绪论
• 1.1 引言
• 1.2 集成电路的功耗组成和动态功耗的数学模型
• 1.2.1 状态转换功耗
• 1.2.2 单元内部功耗
• 1.2.3 静态功耗
• 1.2.4 状态转换系数
• 1.3 集成电路功耗估计
• 1.3.1 动态功耗估计
• 1.3.2 静态功耗估计
• 1.4 门控时钟技术
• 1.5 遇到的挑战及存在的问题
• 1.6 本文研究的主要内容和结构安排
• 第2章 功耗估计问题及分析方法概述
• 2.1 引言
• 2.2 功耗的动态估计方法
• 2.2.1 门级电路功耗动态分析和估计
• 2.2.2 RTL功耗分析和估计
• 2.2.3 Monte Carlo模拟方法
• 2.3 功耗的静态分析方法
• 2.3.1 概率和频率的概念
• 2.3.2 基于概率的静态功耗估计方法
• 2.3.3 基于熵的功耗估计
• 2.4 本章小结
• 第3章 CMOS电路泄漏功耗分析与估算方法研究
• 3.1 引言
• 3.2 问题的背景
• 3.3 泄漏电流的产生机制及模型
• 3.3.1 亚阈值电流模型
• 3.3.2 栅氧化层隧穿效应
• 3.3.3 能带与能带之间的隧穿效应（BTBT）电流
• 3.3.4 层叠效应
• 3.4 电路泄漏功耗的估计
• 3.4.1 建立基本门电路的泄漏功耗库
• 3.4.2 电路的总泄漏功耗模型
• 3.4.3 最小泄漏功耗和 MLV的求解
• 3.5 算法实现和仿真
• 3.5.1 遗传算法的实现
• 3.5.2 仿真与结果
• 3.6 本章小结
• 第4章 SRAM泄漏功耗分析和估计
• 4.1 引言
• 4.2 SRAM结构组成
• 4.3 SRAM结构及泄漏电流模型
• 4.3.1 存储核心
• 4.3.2 列读取逻辑
• 4.3.3 列写入逻辑
• 4.3.4 地址译码器
• 4.3.5 读/写控制逻辑
• 4.4 SRAM平均泄漏功耗估计
• 4.4.1 输入数据的获取
• 4.4.2 仿真结果及误差分析
• 4.5 本章小结
• 第5章 组合电路最大功耗估计方法研究
• 5.1 引言
• 5.2 基于ATG的估计方法
• 5.2.1 CMOS电路0延时功耗模型
• 5.2.2 基于ATG的估计方法
• 5.3 基于GSAA算法的最大功耗估计
• 5.3.1 算法准备
• 5.3.2 算法实现
• 5.3.3 仿真和实验结果
• 5.4 本章小结
• 第6章 时序电路最大功耗估计方法研究
• 6.1 引言
• 6.2 CMOS时序电路功耗模型
• 6.3 时序电路的相关性
• 6.4 时序电路的功耗估计方法
• 6.4.1 GSAA算法的实现
• 6.4.2 向量对的生成
• 6.4.3 仿真结果
• 6.5 本章小结
• 第7章 门控时钟在低功耗设计中的应用
• 7.1 引言
• 7.2 门控时钟结构
• 7.2.1 基本原理和结构
• 7.2.2 门控时钟在 HDL中的实现
• 7.3 建立门控时钟单元IP
• 7.3.1 门控时钟单元结构的Verilog HDL描述
• 7.3.2 产生门控时钟单元的版图描述CDS2文件和LEF文件
• 7.3.3 Timing model的产生
• 7.3.4 LVS用的spice网表文件的产生
• 7.4 门控时钟单元IP在嵌入式CPU CK510设计中的应用
• 7.5 本章小节
• 第8章 总结与展望
• 8.1 论文总结
• 8.2 展望
• 参考文献
• 附录
• 攻读学位期间发表的学术论文和参加的项目
• 致谢