论文摘要
随着工艺水平的不断提高，集成电路工作的速度越来越快，高速发展的VLSI设计技术也对I／O接口电路的发展提出了挑战。在内核工作频率达到几个GHz的情况下，I／O接口电路的工作频率却一般在200MHz以下。接口电路已经成为集成电路快速发展的一个瓶颈。为了解决传统I／O buffer工作频率低的问题，出现了各种新的接口标准，如GTL(体效应收发逻辑)、HSTL(高速收发逻辑)、PECL(正发射极耦合逻辑)、LVDS(低压差分信号)等，但这些技术大都被国外垄断，国内很少有人研究。 本文深入研究了HSTL I/O buffer电路的理论和工作机制，分析了高性能HSTL I／Obuffer的设计技术。在相关理论研究的基础上，基于0.18μm标准CMOS工艺设计了一款高速HSTL输入输出buffer。Hspice模拟验证结果表明，该设计功能正确、性能稳定，并进行了流片。本文的主要研究内容包括： 1．研究了HSTL电平标准和HSTL I／O buffer的工作机制。指出了传统I／O buffer的不足，设计了满足设计目标的高性能电路。 2．分析了影响HSTL I／O buffer性能的因素。对输入buffer分析了增益、共模响应、线性度等制约性能的因素，通过电路改进使性能大大提高；对输出buffer改进了电路的驱动机制，驱动能力得到改善。分析了噪声对接口电路性能的影响，并提出了噪声抑制的方法。 3．在HSTL I／O buffer相关理论研究的基础上，基于0.18μm标准CMOS工艺，设计实现了一款高性能输入输出buffer。模拟结果表明，该buffer的频率可达500MHz以上，并且具有良好的稳定性。 4．电路验证与测试理论的研究。提出了功能测试和性能测试相结合的测试方法，并结合测试的需要对版图进行了合理设计。同时研究了高速PCB板的设计理论和设计方法，并制作了HSTL I／O buffer测试PCB板。
论文目录
图目录表目录摘要ABSTRACT第一章 绪论§1.1 课题研究背景§1.2 相关研究§1.3 本文的主要工作§1.4 本文的结构第二章 HSTL I／O Buffer相关理论§2.1 I／O Buffer基本理论§2.2 HSTL I／O Buffer原理§2.3 本章小结第三章 高性能HSTL I／O Buffer设计技术研究§3.1 HSTL I／O Buffer的性能分析§3.1.1 增益分析§3.1.2 共模响应§3.1.3 线性化§3.1.4 驱动能力分析§3.2 HSTL I／O Buffer的噪声分析§3.3 本章小结第四章 HSTL018 I／O Buffer逻辑设计§4.1 HSTL Input Buffer的逻辑设计§4.1.1 设计要求分析§4.1.2 ESD保护电路设计§4.1.3 Buffer驱动电路设计§4.2 HSTL Output Buffer的逻辑设计§4.2.1 设计要求分析§4.2.2 驱动电路设计§4.3 本章小结第五章 HSTL018 I／O Buffer版图设计§5.1 接口电路版图设计技术§5.1.1 版图设计规则§5.1.2 叉指晶体管§5.1.3 对称性与匹配§5.1.4 ESD保护电路和抗闩锁效应设计§5.2 HSTL I／O Buffer的版图设计§5.2.1 HSTL输入buffer的版图设计§5.2.2 HSTL输出buffer的版图设计§5.2.3 版图性能总结§5.3 本章小结第六章 HSTL018 I／O Buffer验证与测试§6.1 测试方法研究§6.2 HSTL I／O Buffer PCB测试板的设计§6.2.1 高速PCB设计概述§6.2.2 HSTL测试PCB板设计§6.3 本章小结第七章 结束语§7.1 本文的工作总结§7.2 工作展望致谢硕士期间发表的论文参考文献
相关论文文献
标签：高速收发逻辑论文; 输入输出接口论文; 电平转换论文; 驱动能力论文;
