基于FPGA的微控制器IP核研究与设计

论文摘要

IP核复用技术是SOC设计的核心技术,可使芯片设计变得快捷,设计风险也大为降低。八位微控制器IP核是SOC设计中应用最广泛的一类嵌入式核。微控制器(MCU)是许多数字系统的核心部件,其控制复杂,对面积、功耗、运算速度、功能等方面都有很高的要求。设计拥有自主知识产权的高性能MCU一直是集成电路设计领域一个富有挑战性的课题。本文的研究正是对此做一次有益的尝试和实践。本文在对Microchip技术公司PIC18LF4550微控制器的系统架构、指令系统和时序机构进行深入研究的基础上,总结了微控制器的工作原理和设计方法。设计时将微控制器总体划分为控制通路和数据通路两个单元,并细化成各个子模块进行实现。本文改进了微控制器的时序结构,用单时钟替代四相时钟技术,采用二级流水结构,使指令执行周期缩短为单个时钟周期,从而使微控制器的指令处理速度提高到原来的四倍。微控制器按照自顶向下的层次化设计方法进行设计,采用VHDL硬件描述语言实现各模块的RTL级代码。整个系统在Altera公司的QuartusⅡ平台上实现,其功能与架构通过综合、布局布线和仿真等流程进行了验证和优化,最后使用全指令测试的方法对微控制器的指令运行效果进行了测试。

论文目录

• 中文摘要
• ABSTRACT
• 第一章 引言
• 1.1 课题研究的背景
• 1.2 IP技术
• 1.3 微控制器概况
• 1.3.1 国外微控制器的发展
• 1.3.2 国内微控制器的发展和展望
• 1.3.3 PIC系列微控制器
• 1.4 课题的目的和意义
• 1.5 课题的主要研究内容
• 1.6 文章结构安排
• 第二章 FPGA的发展、原理及应用
• 2.1 EDA技术
• 2.2 FPGA的优势
• 2.3 FPGA的内部结构
• 2.4 FPGA的设计流程
• 2.4.1 设计输入
• 2.4.2 设计实现
• 2.4.3 仿真
• 2.4.4 调试与加载配置
• 2.5 FPGA的发展前景
• 2.5.1 FPGA的发展动向
• 2.5.2 FPGA发展面临的问题
• 第三章 PIC18LF4550微控制器的内部架构
• 3.1 总体架构
• 3.2 数据通道单元
• 3.2.1 程序存储器
• 3.2.2 程序计数器
• 3.2.3 堆栈
• 3.2.4 数据存储器
• 3.2.5 间址寄存器与文件选择器
• 3.2.6 状态寄存器
• 3.3 时序控制单元
• 3.3.1 复位电路
• 3.3.2 看门狗和休眠功能
• 3.3.3 工作时钟和指令周期
• 3.3.4 指令流与流水线
• 第四章 PIC18LF4550的指令架构
• 4.1 RING架构
• 4.1.1 RISC与CISC
• 4.1.2 RISC的特征
• 4.1.3 RISC的总线结构
• 4.1.4 RISC的应用
• 4.2 PIC18系列的指令系统
• 4.2.1 Q周期操作
• 4.2.2 指令格式
• 4.2.3 寻址方式
• 4.2.4 指令集与指令约定
• 第五章 微控制器IP核的设计
• 5.1 系统整体设计
• 5.2 微控制器整体结构设计
• 5.3 算术逻辑模块
• 5.4 复位模块
• 5.5 指令寄存器模块
• 5.6 看门狗定时器WDT与实时时钟RTC模块
• 5.7 程序计数器和堆栈模块
• 5.8 指令译码器模块
• 5.9 程序存储器模块
• 5.10 系统时序设计
• 5.10.1 PIC微控制器时序结构的弊端
• 5.10.2 本设计时序改进方案
• 第六章 系统设计的实现与验证
• 6.1 QUARTUS Ⅱ软件综述
• 6.1.1 QUARTUS Ⅱ软件的特点
• 6.1.2 QUARTUS Ⅱ的工具及功能简介
• 6.2 设计的实现与验证
• 6.2.1 综合
• 6.2.2 布局布线
• 6.2.3 全指令验证方案的提出
• 总结与展望
• 附录1 PIC18LF4550指令表
• 附录2 PIC18LF4550指令符号说明约定表
• 参考文献
• 发表文章目录
• 致谢
• 个人简况及联系方式