超宽带CMOS低噪声放大器设计

超宽带CMOS低噪声放大器设计

论文摘要

随着无线通信技术的发展,传统的窄带通信系统已经很难满足需要。宽带、高速率的无线通信是未来发展的主要趋势。超宽带(UWB)技术以其低功耗、低成本和高速率等优点,被看作新一代无线通信的重要技术之一。在射频微波领域,电路小型化的需求促进了射频集成电路的发展。伴随着工艺的进步,采用CMOS实现的射频前端可以在满足低成本的同时完成良好的性能要求。因此研究基于CMOS工艺的射频宽带电路,具有重要的现实意义和市场前景。本文设计了一个用于UWB射频接收机的低噪声放大器(LNA)。作为接收前端的第一级,LNA的增益、噪声和线性度等指标对于整个系统的性能有直接的影响。保证宽频带内有平坦的增益、低的噪声和良好的匹配是设计的重点所在。本文首先讨论了CMOS放大器的带宽扩展技术。在分析比较现有技术的基础上,提出了栅极电感峰化技术。栅极电感峰化技术相对传统的共源共栅技术,带宽最多能扩展2.5倍。由于其良好的带外信号抑制性和增益平坦度,LNA设计采用这种技术来实现带宽的拓展。然后介绍了主流的CMOS低噪放宽带输入匹配结构和噪声消除技术。结合电感源级退化和并联电阻负反馈的特点,完成输入级的设计,并仿真分析了各元件对输入匹配性能的影响。同时加入噪声消除电路来降低LNA的噪声系数。最后,在完成LNA电路设计后,将栅极电感峰化技术中的无源电感替换成电流复用形式的有源电感,以减小芯片的面积。LNA的电源电压为1.2V,采用TSMC 0.13μm RF CMOS工艺,在ADS软件下完成仿真。仿真结果表明,在3.1-10.6 GHz的工作频段内,其小信号增益最大15.1dB,带内波动0.6dB,输入和输出反射系数均低于-10dB,整个频带的噪声系数为3.5-4.1dB,在7GHz处IIP3为-3.6dBm,功耗为15mW。

论文目录

  • 摘要
  • ABSTRACT
  • 第一章 绪论
  • 1.1 课题背景
  • 1.2 国内外研究现状
  • 1.3 本文主要工作
  • 1.4 课题回顾
  • 第二章 射频放大器和CMOS 相关理论
  • 2.1 射频放大器设计指标
  • 2.1.1 S 参数
  • 2.1.2 噪声系数
  • 2.1.3 线性度
  • 2.1.4 稳定性
  • 2.2 射频CMOS 元器件
  • 2.2.1 电阻
  • 2.2.2 电容
  • 2.2.3 电感
  • 2.2.4 MOSFET 噪声模型
  • 第三章 CMOS 带宽扩展技术的研究
  • 3.1 电阻并联负反馈
  • 3.2 分布式放大器
  • 3.3 并联峰化技术
  • 3.4 栅极电感峰化技术
  • 3.5 本章小结
  • 第四章 宽带CMOS 低噪放技术
  • 4.1 宽带输入匹配结构
  • 4.1.1 直接电阻匹配结构
  • 4.1.2 并联电阻负反馈结构
  • 4.1.3 共栅级结构
  • 4.1.4 电感源级退化结构
  • 4.1.5 带通滤波器结构
  • 4.2 噪声消除技术
  • 4.2.1 并联反馈结构噪声消除
  • 4.2.2 共栅结构噪声消除
  • 第五章 超宽带CMOS 低噪放的设计
  • 5.1 输入匹配设计
  • 5.2 噪声消除设计
  • 5.3 LNA 的电路设计
  • 5.4 有源电感的应用
  • 5.4.1 有源电感的基本结构
  • 5.4.2 有源电感设计和仿真
  • 第六章 低噪放的最终仿真结果
  • 6.1 实际工艺器件替换仿真
  • 6.2 结果比较
  • 第七章 总结与展望
  • 7.1 总结
  • 7.2 展望
  • 致谢
  • 参考文献
  • 攻硕期间取得的研究成果
  • 相关论文文献

    标签:;  ;  

    超宽带CMOS低噪声放大器设计
    下载Doc文档

    猜你喜欢