LDPC码的APP-Based译码算法研究与并行译码器硬件实现

论文摘要

低密度奇偶校验码（Low-Density Parity-Check Codes, LDPC码）是由R. G. Gallager在1962年提出的一种信道纠错码,是迄今最接近于香农限的纠错码。由于译码复杂度低,易于并行实现,LDPC码很可能成为第四代移动通信标准中的关键技术。本文主要研究了LDPC码的APP-Based译码算法研究与并行译码器硬件实现。主要研究内容如下:在译码算法方面,本文首先分析了硬判决译码算法,包括BF（Bit Flipping）译码算法和WFB（Weighted Bit Flipping）译码算法。随后,重点分析了典型的软判决译码算法,包括BP（Belief Propagation）译码算法,LLR BP（Log Likelihood BP）译码算法,APP（a posteriori probability）算法,BP-Based和APP-Based算法,以及Normalized/Offset算法。针对APP-Based算法,本文中提出了一种的改进算法,将乘性修正运算放在变量节点信息处理中,而非校验节点信息处理中。通过这种改进,既降低了变量节点信息间的相关性,提高译码性能,又降低了乘法运算的次数,使译码复杂度得到降低。实验数据表明,与APP-Based算法相比,改进算法对（504, 252, 6, 3）和（1008, 504, 6, 3）矩阵的BER性能改进达到1dB,而对（1944, 1458）矩阵,其改进也达到了0.5dB;与Normalized APP-Based算法相比,性能改进约为0.1dB。此外,改进而且译码中的平均迭代次数也相对其他算法最小,具有一定的硬件实现价值。在硬件实现方面,本文针对提出的改进的APP-Based算法和非规则矩阵进行了全并行译码器的硬件实现,得到了大吞吐率的全并行译码器。首先进行了定点化仿真,得出了固定位宽的抑制因子的最佳取值。随后对全并行译码器各模块进行了详细的分析,在ModelSim6.5环境下用Verilog HDL语言进行了硬件实现,最后完成整个并行译码器的电路设计,给出了Synopsys Design Vision和Xilinx ISE 13.1环境下的速度,面积和功耗报告。

论文目录

• 摘要
• ABSTRACT
• 第1章 绪论
• 1.1 课题背景及研究的目的和意义
• 1.2 国内外在该方向的研究现状及分析
• 1.2.1 信道编码技术的发展
• 1.2.2 LDPC 码的发展概况
• 1.3 本文的主要研究内容
• 第2章 LDPC 码概述
• 2.1 LDPC 码的定义和表示
• 2.1.1 LDPC 码的矩阵表示
• 2.1.2 LDPC 码的Tanner 图表示
• 2.1.3 LDPC 码的度数分布
• 2.2 LDPC 码校验矩阵的构造
• 2.2.1 校验矩阵的随机构造
• 2.2.2 校验矩阵的结构化构造
• 2.3 LDPC 码的编码
• 2.4 LDPC 码的译码
• 2.5 本章小结
• 第3章 LDPC 码的APP-BASED 译码算法研究
• 3.1 LDPC 码的硬判决译码算法
• 3.1.1 BF 译码算法
• 3.1.2 WBF 译码算法
• 3.2 LDPC 码的软判决译码算法
• 3.2.1 概率BP 译码算法
• 3.2.2 LLR BP 译码算法
• 3.2.3 APP 算法
• 3.2.4 BP-Based 算法与APP-Based 算法
• 3.2.5 Normalized/Offset BP-Based 算法和APP-Based 算法
• 3.2.6 改进的APP-Based 算法
• 3.3 各种算法的译码复杂度比较
• 3.4 本章小结
• 第4章 LDPC 码改进的APP-BASED 算法全并行译码器的设计与硬件实现
• 4.1 全并行LDPC 码译码器的整体结构
• 4.2 全并行LDPC 码译码器的子模块设计
• 4.2.1 寄存器模块设计
• 4.2.2 校验节点处理模块设计
• 4.2.3 变量节点处理模块设计
• 4.2.4 控制模块设计
• 4.3 功能验证与性能分析
• 4.4 本章小结
• 结论
• 参考文献
• 攻读硕士学位期间发表的论文及其它成果
• 致谢