高性能∑-△调制器、模数转换器的研究

论文摘要

Σ-Δ型ADC由于运用了过采样和噪声整形技术,能获得的精度较高。然而,过采样使得Σ-ΔADC的带宽受到一定限制。为了拓展其带宽,在现有工艺条件限制下,必须采用较低的过采样率。另外,电压摆幅的降低,使得传统Σ-Δ型ADC的满量程输入减小,同时限制了可用的运放结构。本论文主要是分析与研究新的Σ-Δ型ADC拓扑结构,使其满足高带宽应用,例如有线、无线通信系统,带宽在1MHz以上。在高带宽Σ-Δ型调制器中,将输入信号直接前馈到量化器输入端的技术受到关注,因为环路积分器仅需处理量化噪声,实际信号受运放、积分器非线性影响较小。基于前馈技术,提出了一种改进型前馈2-2级联型Σ-Δ调制器,实现了单位增益的信号传递函数,具有较好线性度；通过噪声传递函数零点的优化,采用多比特量化器等提高系统信噪比。所提结构在整个输入信号范围取得较小失真。为解决高精度、低功耗与低制造成本之间的矛盾,提出了一种高带宽,低压、低功耗Σ-Δ调制器结构。通过等效改变,把环路滤波器中的前馈和反馈支路等效到最外面的反馈回路中,这样,前向滤波器只包含积分器级联,其可用静态元器件实现,只需要一个运放实现加法功能。采用数字前馈技术来降低模拟电路的复杂度,使得低电源电压下低功耗成为可能。仿真结果表明其取得较好性能。在高阶连续时间Σ-Δ调制器中,由于环路延时的存在,可能会导致稳定性问题。对如何补偿由量化器与反馈DAC引起的延时进行研究；提出了两种新的带有环路延时补偿的低功耗前馈连续时间Σ-Δ调制器结构,并用基于仿真的综合方法从相应离散时间调制器生成滤波器系数。通过实例,说明所提结构与方法的有效性。连续时间正交带通型Σ-ΔADC由于其复数滤波器实现了非对称频率噪声传递函数而更有效地实现了噪声整形。分析了不同环路反馈DAC对正交带通Σ-ΔADC的影响；推导了采用SCR DAC与复数积分器级联实现复数噪声传递函数可以降低正交通道间的失配,从而为不同中心频率的正交带通Σ-ΔADC设计提供了新的设计思路。最后,提出了一种新的可配置高速Σ-Δ流水线型ADC结构。在2-1-1 MASHΣ-Δ调制器后级联一个流水线型ADC作为多比特量化器,在较高带宽下取得了较高信噪比,并实现了带宽、精度的可配置。给出了系统级到电路级的详细设计,原型芯片在TSMC 0.25um工艺下实现。测试结果表明,在70MHz采样频率、10倍的过采样率下,其获得超过60dB的信噪比。

论文目录

• 致谢
• 摘要
• Abstract
• 目录
• 图表目录
• 第1章 绪论
• 1.1 背景与发展现状
• 1.2 研究动机和研究意义
• 1.3 本文的研究内容
• 1.4 本文的组织架构
• 第2章 Σ-ΔADC基本理论
• 2.1 ADC基本概念
• 2.1.1 理想采样与频谱混叠
• 2.1.2 量化噪声
• 2.1.3 ADC性能指标
• 2.2 Σ-Δ（Sigma-Delta）ADC基本概念
• 2.2.1 Σ-Δ发展历史
• 2.2.2 过采样（Over-sampling）
• 2.2.3 噪声整形（Noise shaping）
• 2.2.4 低阶Σ-Δ调制器
• 2.2.5 高阶Σ-Δ调制器
• 2.2.6 稳定性分析
• 2.2.7 单环路高阶Σ-Δ调制器
• 2.2.8 级联高阶Σ-Δ调制器
• 2.2.9 单比特量化与多比特量化
• 2.3 非理想性的影响
• 2.3.1 热噪声
• 2.3.2 运放的非理想性
• 2.3.3 开关的非理想性
• 2.4 连续时间Σ-Δ调制器以及带通∑-Δ调制器
• 2.4.1 连续时间∑-Δ调制器
• 2.4.2 带通（Bandpass）∑-Δ调制器
• 2.4.3 复数型Σ-Δ调制器
• 2.5 ∑-ΔADC
• 2.6 ∑-Δ调制器、ADC的当前发展
• 第3章 改进型低失真级联∑-Δ调制器
• 3.1 简介
• 3.2 系统方法
• 3.2.1 单位增益的信号传递函数
• 3.2.2 前馈结构中使用多比特量化
• 3.2.3 零点位置优化
• 3.2.4 λ分析
• 3.3 2-2型级联Σ-Δ调制器
• 3.4 改进型2-2级联∑-Δ调制器
• 3.5 仿真结果
• 3.6 小结
• 第4章 前馈单运放∑-Δ调制器
• 4.1 简介
• 4.2 单运放结构的∑-Δ调制器
• 4.2.1 调制器结构
• 4.2.2 开关电路实现
• 4.3 前馈技术应用
• 4.3.1 模拟前馈
• 4.3.2 数字前馈
• 4.4 仿真结果
• 4.5 本章小结
• 第5章 前馈连续时间Σ-Δ调制器及环路延时补偿
• 5.1 简介
• 5.2 离散系统与连续系统的等效
• 5.3 环路延时的影响
• 5.4 固有的抗混叠滤波器
• 5.5 带环路补偿的前馈连续时间Σ-Δ调制器
• 5.5.1 已有结构
• 5.5.2 改进结构
• 5.6 基于仿真的滤波器系数生成
• 5.7 设计例子
• 5.8 本章小结
• 第6章 正交带通Σ-Δ调制器
• 6.1 简介
• 6.2 带通Σ-Δ调制器
• 6.3 正交带通Σ-Δ调制器
• 6.4 调制器设计方法
• 6.5 反馈DAC近似
• 6.6 抖动噪声影响
• 6.6.1 离散时间调制器抖动噪声
• 6.6.2 连续时间调制器抖动噪声
• 6.7 仿真结果
• 6.8 本章小结
• 第7章 可配置高速Σ-Δ流水线型ADC
• 7.1 简介
• 7.2 系统设计
• 7.2.1 系统结构
• 7.2.2 流水线型ADC结构
• 7.2.3 调制器系数设计
• 7.3 设计考虑
• 7.3.1 运放参数
• 7.3.2 KT/C噪声
• 7.4 电路设计
• 7.4.1 2阶调制器电路
• 7.4.2 增益级电路
• 7.4.3 流水线ADC子单元
• 7.5 原型芯片
• 7.6 芯片测试
• 7.7 本章小结
• 第8章 总结与展望
• 8.1 论文总结
• 8.2 未来工作展望
• 参考文献
• 附录A 低功耗高精度逐次逼近型模数转换器的设计
• A.1 系统设计
• A.1.1 SAR ADC的结构
• A.1.2 时序设计
• A.1.3 功耗分析
• A.2 DAC的设计
• A.2.1 DAC的结构
• A.2.2 电容失配分析
• A.2.3 DAC非线性的优化
• A.3 原型芯片设计及测试结果
• A.4 小结
• 作者简历及在学期间所取得的科研成果