论文摘要
在大多数基于DSP的嵌入式应用中,DSP芯片有限的片内存储器容量往往使得设计人员感到捉襟见肘。特别在数字图像处理、语音处理等应用场合,需要有高速大容量存储空间的强力支持,来满足系统对大量数据吞吐的要求。因此,需要外接存储器来扩展DSP的存储空间。不过,这些存储器芯片的接口复杂,不能和DSP实现无缝连接,给使用造成很大的不便。本文根据FT-C55LP DSP扩展存储空间和引导加载程序的要求,设计了片上外部存储器接口的软核,使FT-C55LP DSP可以无缝的连接异步存储器、SBSRAM存储器和SDRAM存储器,DSP的片内设备通过系统总线访问EMIF,EMIF将请求按规定的时序分发给各存储器。在本文的设计方案中,采用了异步FIFO、基于令牌轮转的优先级仲裁、寄存器地址的分级译码等关键技术,对总线接口、总线仲裁、RAM控制器等模块进行了设计。总线接口部分定义了EMIF和7条系统总线之间的交互协议;总线仲裁部分定义了对于总线请求的仲裁算法;RAM控制器实现了异步、SBSRAM和SDRAM三个存储控制器,将访问外部存储器的请求按规定的时序发送出去。在本文的设计中体现了低功耗和高速度的原则,对外部存储器接口的功耗和速度作了优化。对外部存储器接口进行了RTL级验证。验证过程中,本文采用自底向上（bottom-up）的验证方案,在建立的验证平台的基础上,外接工业标准存储器的Verilog软核,分模块级、部件级和系统级三个层次进行功能验证。结果表明设计的外部存储器接口功能正确,具有很好的兼容性,能够和工业标准的存储器无缝连接,满足设计需求。最后,鉴于在嵌入式应用中存储系统的功耗所占比例越来越大,本文给出了外部SDRAM存储系统的优化设计方案,采用读写归并和动态监测总线利用率的方法降低功耗,并对设计的方案进行了分析。
论文目录
摘要ABSTRACT第一章 引言1.1 DSP 概述1.1.1 DSP 特点及发展趋势1.1.2 DSP 存储体系的特点1.1.3 DSP 和外部存储器的连接1.2 课题研究背景1.3 本文完成的主要工作1.4 本文的结构第二章 外部存储器接口系统架构2.1 FT-C55LP 的存储结构2.2 FT-C55LP 的存储空间2.3 外部存储器接口功能2.4 DSP 通过外部存储器接口访存的协议2.4.1 EMIF 和DSP 的交互协议2.4.2 EMIF 和存储器的交互协议2.4.3 DSP 通过EMIF 访问存储器2.5 外部存储器接口的内部结构2.6 本章小结第三章 外部存储器接口设计中的关键技术3.1 控制信号在不同时钟域的转换3.2 基于异步 FIFO 的 Buffer 的设计3.2.1 异步FIFO 空/满状态的判断3.2.2 用格雷码实现读写指针3.2.3 同步器的实现3.2.4 不精确的FULL 和EMPTY 信号3.3 基于令牌轮转的优先级仲裁算法3.4 缓存写数据操作3.5 寄存器地址的分级译码3.6 本章小结第四章 外部存储器接口主要功能块的设计4.1 EMIF 与DSP 的各接口模块的设计4.1.1 和程序总线的接口4.1.2 和数据总线的接口4.1.3 和DMA 的接口4.2 异步存储控制器4.2.1 异步存储器的特点4.2.2 异步存储控制器功能4.2.3 异步存储控制器的设计4.3 同步存储控制器4.4 SBSRAM 控制器4.4.1 SBSRAM 的特点4.4.2 SBSRAM 控制器功能4.4.3 SBSRAM 控制器的设计4.5 SDRAM 控制器4.5.1 SDRAM 存储器的特点4.5.2 SDRAM 控制器功能4.5.3 EMIF 和SDRAM 的连接4.5.4 SDRAM 控制器的设计4.5.5 SDRAM 控制器的应用实例4.5.6 SDRAM 性能分析4.6 本章小结第五章 外部存储器接口功能验证5.1 验证方案5.2 验证平台5.3 功能验证5.3.1 总线接口与总线仲裁的测试5.3.2 异步存储控制器的测试5.3.3 SBSRAM 控制器的测试5.3.4 SDRAM 控制器的测试5.4 覆盖率分析5.5 本章小结第六章 EMIF 的优化设计6.1 SDRAM 功耗来源的特点6.2 优化设计方案6.2.1 采用块读的I-Cache6.2.2 写后缓冲区的设计6.2.3 动态监测总线利用率6.3 优化后的EMIF 的性能分析第七章 结束语7.1 全文工作总结7.2 未来工作展望致谢参考文献作者在学期间取得的学术成果
相关论文文献
标签：数字信号处理器论文; 外部存储器接口论文; 异步论文; 异步存储器论文; 读写归并论文;
