高速数字图像并行处理系统

论文摘要

高帧频、高分辨率、多通道CCD图像传感器的采用,以及多传感器融合技术、复杂算法、多算法联合跟踪技术的发展,带来了多任务流、大数据量、复杂计算的实时处理问题,对高速并行处理技术提出了更大的挑战,需要深入研究并行处理技术。根据芯片技术的发展,论文中开发的高速实时并行处理系统满足目前及将来一阶段时间内不同图像处理系统、不同任务的需求。为了设计具有扩展性好、处理能力强、适应性强等特点的多DSP并行处理系统,广泛分析目前并行处理系统架构及核心处理芯片的发展趋势,研究了高速DSP TMS320C6455的特点,设计了基于多TMS320C6455的并行处理系统,在该平台上实现了复杂场景下对扩展目标的稳定跟踪和精确定位,取得了阶段性成果。主要研究内容和结果如下:1分析了目前数字图像处理技术的发展及需要,指出研究新型多DSP并行处理系统的必要性。2研究了各种并行处理系统架构的特点,分析了包括TSl01、TS201、TMS320C6455及高性能可重构器件FPGA等处理芯片的优缺点,并对构成系统的外围器件的性能作详细的分析。3设计了基于TMS320C6455+高性能FPGA的新型静态互连网络结构,其处理器之间均能直接通过高速串行总线互连,形成通用型的多DSP并行处理机。4在该平台上移植了粒子滤波、相关跟踪及模板偏移校正跟踪、曲面拟合等算法,实验中成功实现对扩展目标的稳定跟踪及精确定位,验证了该平台的功能。论文的最后,总结了本文的主要工作,并指出了存在的问题及进一步研究的方向。

论文目录

• 摘要
• Abstract
• 第一章 引言
• 1.1 课题研究的目的和意义
• 1.1.1 研究背景
• 1.1.2 研究目的和意义
• 1.2 数字图像处理技术
• 1.2.1 数字信号处理器
• 1.2.1.1 DSP的特点
• 1.2.1.2 DSP发展方向
• 1.2.1.3 FPGA技术发展概况
• 1.2.2 国内外并行信号处理机现状
• 1.3 论文研究的内容
• 第二章 并行处理机简介
• 2.1 并行处理互连方式
• 2.1.1 静态互连网络的拓扑
• 2.1.1.1 一维阵列结构
• 2.1.1.2 网格结构
• 2.1.1.3 蝶网结构
• 2.1.1.4 树形网络
• 2.1.2 动态互连网络拓扑结构
• 2.1.2.1 共享总线动态互连
• 2.1.2.2 交叉开关互连结构
• 2.1.2.3 多级互连网络结构
• 2.2 基于静态互连网的并行信号处理机
• 2.2.1 基于共享总线和环形拓扑的并行信号处理机
• 2.2.2 基于带有链路口的DSP的并行信号处理机
• 2.3 本章小结
• 第三章 高速数字图像并行处理系统设计
• 3.1 高速数字图像并行处理系统功能需求分析
• 3.2 高速数字图像并行处理系统的并行结构
• 3.3 高速数字图像并行处理系统的构成模块
• 3.4 功能模块性能介绍
• 3.4.1 图像采集显示模块
• 3.4.2 DSP并行处理模块
• 3.4.2.1 芯片选择
• 3.4.2.2 FPGA模块的选择
• 3.4.2.3 4 DSP处理模块的构成和数据结构
• 3.4.3 系统管理模块
• 3.4.4 数据通信模块
• 3.5 本章小结
• 第四章 高速数字图像并行处理系统研制
• 4.1 并行系统中关键单元研制
• 4.1.1 供电模块研制
• 4.1.2 DDR2电路设计
• 4.1.3 电平转换设计
• 4.2 PCB版图设计
• 4.2.1 PCB设计软件
• 4.2.2 PCB布局
• 4.2.3 高速PCB设计
• 4.3 系统调试
• 4.3.1 FPGA同DSP数据交换调试
• 4.3.2 FPGA外挂DDR2调试
• 4.3.3 FPGA DSP加载调试
• 4.3.4 FPGA Rocket I/O调试
• 4.4 系统性能
• 4.5 实际工程运用
• 4.5.1 多算法融合跟踪
• 4.5.2 系统配置
• 4.6 本章小结
• 结论
• 致谢
• 参考文献