论文题目: 高性能低功耗VLSI结构和互连线研究
论文类型: 博士论文
论文专业: 材料物理与化学
作者: 王颀
导师: 邵丙铣
关键词: 低功耗电路,图象处理算法,流水线乘法器,片内互连线模型,电容提取,顶层连线设计
文献来源: 复旦大学
发表年度: 2005
论文摘要: 高速低功耗VLSI结构的设计实现以及片内高性能互连线的分析设计是VLSI设计的两个关键领域。 在本论文的第一部分,研究了在门级和算法级实现芯片低功耗的一些方法。用EMODL逻辑实现了流水线结构乘法器,并在门级层次对电路的功耗进行优化,使之适用于进行连续高效的运算。在图象处理领域,本论文提出了用forward-mapping算法实现MPEG 2二维IDCT变换运算和一种适用于MPEG-4标准编码器的运动估值结构,通过系统级、结构级以及电路级的优化,取得低功耗下高效处理的效果。 在本论文的第二部分,研究了高性能互连线参数提取和分析设计。提出了新的互连线电容提取的二维解析方法,这一方法对快速准确提取连线电容,进而进行连线参数筛选实现性能功耗的优化具有实际意义。其次,在分布式RC模型和分布式RLC模型基础上,提出了一套优化顶层全局布线综合性能的设计方法,对设计高性能全局总线具有指导意义。通过优化顶层连线的带宽-功耗因子得到与工艺相关的连线介质层特征厚度,可以作为一项工艺优化带宽功耗性能的参考指标。
论文目录:
摘要
ABSTRACT
致谢
目录
第一部分 高速低功耗VLSI结构设计研究
第一章 引言
§1.1 研究背景
§1.1.1 集成电路技术发展情况
§1.2.1 VLSI工艺设计所面临的若干问题
§1.2 课题研究现状
§1.2.1 低功耗设计
§1.2.2 片内互连线
§1.3 研究内容和贡献
参考文献
第二章 用多米诺逻辑实现高速低功耗
§2.1 增强型多输出多米诺逻辑(EMODL)
§2.2 EMODL N-MOS赋值树结构尺寸优化
§2.3 EMODL 20×20-B流水线乘法器
§2.3.1 乘法器结构
§2.3.2 超前进位伪补码算法和EMODL 26-bit CLA
§2.4 HSPICE仿真结果及电路性能评估
§2.4.1 多米诺逻辑延时比较
§2.4.2 乘法器电路性能仿真
§2.5 小结
参考文献
第三章 图象处理芯片的低功耗算法研究(一)
§3.1 MPEG-2解码原理
§3.2 IDCT结构的实现
§3.3 ROM的优化
§3.4 仿真结果
§3.5 小结
参考文献
第四章 图象处理芯片的低功耗算法研究(二)
§4.1 运动估值算法
§4.1.1 全搜索块匹配算法(FSBMA)
§4.1.2 快速运动估值算法
§4.2 系统结构的低功耗实现
§4.2.1 系统结构描述
§4.2.2 数据流映射
§4.2.3 PE的结构
§4.3 关键模块的低功耗实现
§4.4 仿真结果
§4.5 小结
参考文献
第二部分 高性能互连线参数提取和性能分析设计
第五章 片内互连线电容二维解析模型
§5.1 简单结构电容元
§5.1.1 同平面不同宽度极板间电容C_([ACP])
§5.1.2 单侧垂直绝缘边界的同平面极板间电容C_([SCP])
§5.1.3 两侧垂直绝缘边界的同平面极板间电容C_([DCP])
§5.2 新的复杂结构电容元
§5.2.1 三外角(π/2，π，(-π)/2)垂直极板到垂直接地平面电容C_([VER])
§5.2.2 三外角(π/2，(-π)/2，π/2)垂直极板到垂直接地平面电容C_([VVG])
§5.2.3 四外角((-π)/2，π/2，π/2，(-π)/2)对称垂直极板到水平接地平面电容C_([PSI])
§5.2.4 三外角(π/2，π/2，(-π)/2)垂直极板到水平接地平面电容C_([PSZ])
§5.3 基于保角变换的互连线电容二维解析模型
§5.3.1 双线系统
§5.3.2 多线系统
§5.4 实验数据与比较
§5.5 小结
参考文献
第六章 互连线总体性能模型
§6.1 连线集总模型
§6.1.1 RC集总模型
§6.1.2 RLC集总模型
§6.1.3 集总模型连线间电容耦合效应
§6.1.4 集总模型连线间电感耦合效应
§6.2 分布式RC模型
§6.2.1 分布式RC模型的延时特性
§6.2.2 分布式RC模型的耦合特性
§6.3 负载端开端接法的分布式RLC模型
§6.3.1 瞬态响应闭型表达式
§6.3.2 连线负载端过冲和延时的简化表达式
§6.3.3 耦合连线瞬态响应电压
§6.4 电容负载端接法的分布式RLC模型
§6.4.1 瞬态响应闭型表达式
§6.4.2 连线延时统一模型
§6.4.3 带电容负载的耦合连线间串扰电压
§6.5 小结
参考文献
第七章 高性能全局总线设计
§7.1 中继器优化模型
§7.1.1 高阻连线情况—分布式RC模型下中继器模型
§7.1.2 低阻连线情况—分布式RLC模型下中继器模型
§7.1.3 实际连线电路二维空间(l，h)搜索算法和中继器模型实验验证
§7.2 连线构形
§7.2.1 选择连线配置
§7.2.2 由带宽-延时因子确定最优的连线高宽比
§7.3 连线截面参数
§7.3.1 由带宽-功耗因子确定最优介质层厚度
§7.3.2 由线间峰值串扰电压确定最优线间距比
§7.4 小结
参考文献
第八章 总结与展望
§8.1 总结
§8.2 展望
论文独创性声明
论文使用授权声’明
发布时间: 2005-09-19
相关论文
- [1].低功耗逻辑电路设计及在RISC设计中的研究[D]. 韦健.浙江大学2001
- [2].低功耗微处理器体系结构的研究与设计[D]. 杨波.西北工业大学2002
- [3].ULSI片内互连线寄生参数提取及应用[D]. 何剑春.浙江大学2002
- [4].数字电路低功耗设计方法研究[D]. 吴福炜.中国科学院研究生院（上海微系统与信息技术研究所）2003
- [5].行为逻辑层上的SOC低功耗设计[D]. 张宇弘.浙江大学2004
- [6].低功耗嵌入式微处理器的VLSI设计研究[D]. 李侠.复旦大学2004
- [7].超深亚微米CMOS集成电路功耗估计方法及相关算法研究[D]. 陈志强.浙江大学2006
- [8].高性能通用处理器核的低功耗技术研究[D]. 张戈.中国科学院研究生院（计算技术研究所）2006
- [9].集成电路功耗估计及低功耗设计[D]. 徐勇军.中国科学院研究生院（计算技术研究所）2006
- [10].低功耗嵌入式处理器设计研究[D]. 范东睿.中国科学院研究生院（计算技术研究所）2005
标签：低功耗电路论文; 图象处理算法论文; 流水线乘法器论文; 片内互连线模型论文; 电容提取论文; 顶层连线设计论文;