码率兼容QC-LDPC码帧同步器设计与FPGA实现

论文摘要

LDPC码是一种逼近Shannon容量限的好码。LDPC码具有译码复杂度低、错误平层低等诸多优点,使其在信息可靠传输中具有良好的应用前景。准循环低密度校验码（Quasi-Cyclic Low-Density Parity-Check Codes,QC-LDPC）是LDPC码的一个子类,可以采用移位寄存器的方式进行编码,大大降低了编码复杂度,译码也很简单。基于QC-LDPC码的通信系统中,QC-LDPC码是以帧为单位进行传输和译码,在传输过程中存在传输时延,会使得所接收的信道信息产生帧偏移,所以QC-LDPC码帧同步对于该通信系统具有极其重要的意义。本文作者采用理论分析和硬件平台仿真相结合的方法,对于QC-LDPC码的译码算法及帧同步进行了研究。主要完成的工作有以下几个方面：首先系统地介绍了LDPC码的译码算法,分析了LDPC码的最小和译码算法在伪随机序列扰码后译码时的消息更新公式。其次根据LDPC码校验矩阵的特性,介绍了两种无需插入同步码字的帧同步方法。针对QC-LDPC码帧同步时存在的干扰,采用了伪随机序列扰码的方法来消除。最后根据两种QC-LDPC码帧同步方法的特点,设计了两种码率兼容的QC-LDPC码帧同步器,其中一种帧同步器可以复用译码器部分资源,另一种帧同步器设计和实现比较简单,并给出了两种帧同步器的硬件设计、门级仿真结果。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 数字通信和信道编码的发展
• 1.2 LDPC码的发展和应用
• 1.2.1 LDPC码的发展
• 1.2.2 LDPC码的应用
• 1.3 同步技术发展
• 1.4 本文的研究背景及行文安排
• 第二章 LDPC码及其译码算法
• 2.1 LDPC码的概念及其Tanner图模型
• 2.2 QC-LDPC码的概念
• 2.3 LDPC码译码算法
• 2.3.1 Gallager概率译码算法
• 2.3.2 BP译码算法
• 2.3.3 最小和译码算法
• 2.3.4 扰码后最小和译码算法修正
• 2.4 硬件实现量化方案
• 2.5 本章小结
• 第三章 LDPC码帧同步技术研究
• 3.1 连贯式插入帧同步方法
• 3.2 LDPC码帧同步方法
• 3.2.1 LDPC硬判决帧同步方法
• 3.2.2 基于似然比的LDPC帧同步方法
• 3.3 帧同步方法的性能分析
• 3.4 本章小结
• 第四章 码率兼容QC-LDPC码帧同步器设计与FPGA实现
• 4.1 QC-LDPC码编码扰码器FPGA设计
• 4.2 硬判决帧同步器设计与FPGA实现
• 4.3 基于似然比帧同步器设计与FPGA实现
• 4.3.1 帧同步器整体设计
• 4.3.2 同步器存储单元的设计
• 4.3.3 同步控制模块的设计
• 4.3.4 移位控制器
• 4.3.5 行似然比计算模块的设计
• 4.3.6 行似然比比较模块的设计
• 4.4 仿真结果
• 4.5 本章小结
• 第五章 结束语
• 致谢
• 参考文献