深亚微米工艺条件下标准单元和存储器逻辑参数提取及建模技术研究

论文题目: 深亚微米工艺条件下标准单元和存储器逻辑参数提取及建模技术研究

论文类型: 博士论文

论文专业: 电路与系统

作者: 李训根

导师: 严晓浪

关键词: 逻辑参数,激励波形,电路简化,存储器,标准单元

文献来源: 浙江大学

发表年度: 2005

论文摘要: 随着微电子技术的飞速发展,集成电路的设计技术和制造工艺的更新周期越来越短,电路的逻辑参数(时延、功耗、建立时间、保持时间等)也必须随工艺的不断进步而不断更新。逻辑参数提取和建模需要大量的人力和物力,而且也需要较长的时间周期,不利于及时跟上市场的要求。集成电路设计者往往根据芯片的逻辑参数来分析电路的性能,所以逻辑参数提取显得非常重要。目前,逻辑参数的更新工作大都是半自动的,需要人工设计提取各种逻辑参数的Spice激励波形,这不但费时费力而且容易引入人为的误差或错误,从而直接影响提取的逻辑参数的准确性。 本文在研究国内外相关研究成果的基础上,系统的讨论了如何快速精确地完成深亚微米工艺条件下单元和存储器逻辑参数提取及建模工作。实现了标准单元逻辑参数提取和建模的整个流程,研制了一个完整的自动化建库工具;对存储器逻辑参数提取进行了深入的研究,完成了存储器参数提取激励波形自动生成及存储器电路简化等工作。 在分析单元和存储器电路功能的基础上,不考虑实际的电路负载和实际的输入斜率,从逻辑上给出各逻辑参数提取对应的激励波形,自动生成正确而又简练完备的激励波形,不仅避免了人工设计激励波形带来的误差,而且可以加快逻辑参数提取速度。 由于存储器电路规模宏大,如果不简化其电路几乎不可能完成逻辑参数的提取。在分析存储器工作原理和电路结构特征的基础上,根据存储器在给定的一组输入激励波形时,只有部分电路是活动的和电路结构非常规整的特点,提出一种新的存储器电路简化方法。该方法通过判断存储单元是否为不活动存储单元和电路中晶体管的逻辑状态是否发生变化来简化电路。实验结果表明该方法能适当地去掉部分不活动存储单元和逻辑状态没有发生变化的晶体管,同时很好地保持电路的功能特性和电气特性。简要介绍了存储器互连线RC/RCL网络约简的一些方法。提出一种存储器活动子电路提取方法。该方法利用存储器的工作特性和

论文目录:

第一章 绪论

1.1 研究背景

1.1.1 单元库的设计与开发

1.1.2 存储器概况

1.1.3 深亚微米工艺下互连线的寄生参数

1.1.4 建库工作的现状

1.2 本文的研究工作

1.2.1 研究意义

1.2.2 研究内容

1.3 论文章节安排

第二章 逻辑参数和建模流程

2.1 逻辑参数定义

2.1.1 传输时延

2.1.2 Minimum Setup Time／Minimum Hold Time

2.1.3 Minimum Recovery Time／Minimum Removal Time

2.2 逻辑参数提取和建模流程

2.2.1 单元逻辑参数提取和建模流程

2.2.2 存储器逻辑参数提取和建模流程

2.3 本章小结

第三章 逻辑参数提取激励波形生成

3.1 单元逻辑激励波形生成

3.1.1 组合电路激励波形的生成

3.1.2 时序电路激励波形的生成

3.2 存储器逻辑激励波形生成算法

3.2.1 建立时间激励波形生成算法

3.2.2 最小脉宽激励波形生成算法

3.2.3 Recovery Time／Remove Time激励波形生成算法

3.3 应用实例

3.4 本章小结

第四章 存储器电路简化

4.1 存储器电路结构

4.1.1 存储器的基本组成

4.1.2 存储器的工作原理

4.2 晶体管电路简化

4.2.1 常用的电路简化方法

4.2.2 本文的电路简化方法

4.2.2.1 存储单元阵列电路简化

4.2.2.2 外围电路简化

4.2.3 实验结果

4.3 RC／RCL网络约简

4.3.1 RC／RCL传输线的矩模型

4.3.2 矩计算

4.3.3 矩匹配

4.3.4 存储器RC／RCL网络约简

4.4 本章小结

第五章 逻辑参数提取及优化

5.1 逻辑参数提取测试电路构造

5.1.1 采样点偏离现象分析

5.1.2 电压控制电压源的输入信号控制方法

5.2 存储器子电路提取

5.2.1 开关级模型

5.2.2 基于开关级模型的子电路提取方法

5.3 参数提取及参数曲面压缩

5.3.1 参数表生成

5.3.2 参数曲面压缩算法

5.3.2.1 问题描述及分析

5.3.2.2 算法设计

5.3.2.3 实验结果

5.4 本章小结

第六章 结论与展望

6.1 工作总结

6.2 展望

参考文献

攻读博士期间发表或录用的论文

致谢

发布时间: 2005-07-14

参考文献

• [1].深亚微米单元工艺参数提取和建模技术研究[D]. 罗小华.浙江大学2004

相关论文

• [1].ULSI片内互连线寄生参数提取及应用[D]. 何剑春.浙江大学2002
• [2].深亚微米单元工艺参数提取和建模技术研究[D]. 罗小华.浙江大学2004
• [3].行为逻辑层上的SOC低功耗设计[D]. 张宇弘.浙江大学2004
• [4].基于USB2.0的高速串行通信接口电路设计技术研究[D]. 李浩亮.浙江大学2005
• [5].超大规模集成电路形式验证的方法研究[D]. 卢永江.浙江大学2005
• [6].SPIC设计方法与IP设计技术研究[D]. 赵梦恋.浙江大学2005
• [7].32位嵌入式CPU的超深亚微米物理实现与验证[D]. 张培勇.浙江大学2005
• [8].SOC中的连线模型与面向布局布线的设计方法及时延/功耗优化方法研究[D]. 韩晓霞.浙江大学2005
• [9].超深亚微米CMOS集成电路功耗估计方法及相关算法研究[D]. 陈志强.浙江大学2006
• [10].集成电路功耗估计及低功耗设计[D]. 徐勇军.中国科学院研究生院（计算技术研究所）2006

标签：逻辑参数论文;  激励波形论文;  电路简化论文;  存储器论文;  标准单元论文;