论文摘要
现代电子战信号环境的主要特点是频段宽,待处理信号密集,对非合作信号进行被动侦察接收。数字信道化接收机具有监视频段宽、全概率接收、处理多个同时到达信号和可重构等优点,是雷达侦察接收机的主要研究方向之一。本文结合具体项目,对数字信道化接收机相关技术进行研究,并提出一种新的实现方法。论文主要工作及成果如下:1、研究了信道化结构,研究了一种基于IDFT的数字信道化方案,该方案较传统的基于多路数字下变频的信道化方案大大降低运算量,有利于提高系统的实时性。分析了数字滤波器组特征,合理设计滤波器带宽和信道化抽取比,可较好地抑制“兔耳效应”,并完成监视带宽内无缝连接,以确保全概率接收。2、根据IDFT的数字信道化特点,提出了一种低资源消耗的信道化FPGA实现架构。该架构可大大地节省硬件资源,并且在信道数增加情况下资源消耗几乎不变。随着信道数的增加,该架构在资源上的优势更加明显。此外,从优化速度角度考虑,将上述结构按时域抽取思想以四路展开,得到一种IDFT信道化的高效结构。它的系统处理速度是分解前的四倍,同时较IDFT信道化原始结构具有明显的资源优势。该架构具有速度可扩展性,在资源允许条件下,可以进行更细致的分解,采用更多条支路并行处理,以获得更高的处理速度。3、完成了高速数据采集及数据率转换子系统框图设计和主要芯片选择,以及其高速数据采集信号检测和存储、数字信道化、信道输出检测和与DSP通信模块的FPGA程序设计。4、分析了Radix-4 FFT算法特点,研究其FPGA实现结构。通过对Radix-4运算单元时分复用,并结合算法特点合理地对数据进行存储和排序,该结构可节约硬件资源。5、完成了高速数据采集电路性能评估,进行了软硬件联合系统调试和实验结果分析。硬件测试满足指标要求。