基于AMBA总线的通用存控设计与实现

论文摘要

存储控制器是片上系统（SoC）芯片的重要组成部分,其功能与性能决定着SoC所支持的外部存储器的类型以及对外部存储器的访问速度。AMBA总线已成为SoC片上总线的事实标准之一,设计基于AMBA总线规范的存储器控制器具有较好的适用性。支持多种不同类型的存储器也是对存储控制器的基本要求。本文设计了一款基于AMBA总线的存储控制器,它能够支持多种类型的同步存储器和异步存储器。设计借鉴了Rudi通用存控和PrimeCell通用存控体系结构的特点,针对项目的实际需求,提出了一种基于AMBA-AHB总线规范的通用存控（EMI）的整体设计方案。EMI由AHB总线接口单元、命令译码单元和存储器接口单元组成。总线接口能够处理AMBA-AHB总线协议,接受总线命令,和总线进行数据交换;命令译码单元实现总线命令到存储接口命令的转换;存储器接口单元将各种不同类型存储器的控制逻辑分离成同步和异步两种类型分别进行控制,同步存储控制中实现了SDR-SDRAM和SBSRAM的控制逻辑,异步存控支持对ASRAM、ROM、FLASH等存储器的控制。EMI实现了对32b、16b、8b三种不同位宽的存储器的读写访问。EMI设计采用了异步FIFO,支持总线主机基于SPLIT回复传输机制,提高了总线利用率。本文对EMI进行了RTL级设计实现、验证、逻辑综合和优化。基于TSMC65LP的标准单元库工艺实现,典型工作频率为250MHz,面积93600um2,功耗3.633mW。对所做设计进行了逻辑模拟验证和FPGA仿真,结果表明设计的外部存储器接口功能正确,具有良好的兼容性,能够和工业标准的存储器无缝连接,满足设计需求。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 课题的研究背景和来源
• 1.1.1 集成电路发展至SoC 时代
• 1.1.2 片上互连与AMBA 总线
• 1.1.3 存储控制器相关研究
• 1.1.4 课题来源
• 1.2 课题研究内容和意义
• 1.3 本文的组织结构
• 第二章 通用存控的系统结构
• 2.1 AHB 总线概述
• 2.1.1 AHB 总线描述
• 2.1.2 AHB 总线工作机制
• 2.1.3 AHB 总线多主机基于SPLIT 回复机制
• 2.2 SoC 系统中常见的存储器及其接口
• 2.2.1 同步SRAM 存储器
• 2.2.2 DRAM 存储器
• 2.2.3 异步SRAM 存储器
• 2.2.4 FLASH 存储器
• 2.2.5 存储器接口
• 2.3 总线主机通过EMI 访存的协议
• 2.3.1 总线主机和EMI 的交互协议
• 2.3.2 EMI 和存储器的控制协议
• 2.4 通用存控的整体设计方案
• 2.4.1 常见的通用存储器控制器的体系结构
• 2.4.2 EMI 的设计方案及特点
• 2.5 本章小结
• 第三章 通用存控接口EMI 设计方案
• 3.1 顶层设计
• 3.2 AHB 总线接口单元设计
• 3.2.1 总线预译码模块
• 3.2.2 控制寄存器组模块
• 3.2.3 写模块
• 3.2.4 读模块
• 3.2.5 仲裁模块
• 3.3 命令译码单元设计
• 3.4 存储器接口单元设计
• 3.4.1 异步存储控制器
• 3.4.2 同步存储控制器
• 3.4.3 输入输出控制模块
• 3.5 本章小结
• 第四章 通用存控接口设计中的关键技术与性能分析
• 4.1 采样同步器消除亚稳态
• 4.2 控制信号的同步技术
• 4.2.1 两个有同步要求的控制信号同时穿越时钟域
• 4.2.2 两个有次序要求的控制信号穿越时钟域
• 4.3 基于异步FIFO 的数据通路的设计
• 4.3.1 异步FIFO 空/满状态的判断
• 4.3.2 用格雷码实现读写指针
• 4.3.3 不精确的full 和empty 信号
• 4.4 带宽分析
• 4.5 本章小结
• 第五章 功能验证
• 5.1 常用的验证方法
• 5.1.1 模拟验证
• 5.1.2 形式验证
• 5.1.3 静态时序分析
• 5.2 仿真验证
• 5.2.1 基于仿真的验证流程
• 5.2.2 模块仿真
• 5.2.3 系统仿真
• 5.2.4 FPGA 验证
• 5.3 覆盖率分析
• 5.4 本章小结
• 第六章 逻辑综合与时序分析优化
• 6.1 逻辑综合
• 6.2 时序分析与优化
• 6.2.1 充分发挥逻辑综合工具的潜能
• 6.2.2 对RTL 代码做修改
• 6.3 综合结果
• 6.4 本章小结
• 第七章 结束语
• 7.1 工作总结
• 7.2 工作展望
• 致谢
• 参考文献
• 作者在学期间取得的学术成果