嵌入式TCP/IP以太网控制器芯片研究与设计

论文摘要

嵌入式系统以应用为中心,以微电子技术、控制技术、计算机技术和通讯技术为基础,结合微处理器或微控制器的系统电路与其专属的软件系统,强调硬件软件的协同性与整合性,以满足系统对功能、成本、体积和功耗等要求,达到系统操作效率与成本的最高比。Internet技术与嵌入式系统相结合称之为嵌入式Internet技术。集成电路工艺的发展使得将系统集成在一块芯片中实现成为可能,芯片设计进入片上系统(SOC)时代。本文通过使用软件/硬件协同设计技术,设计了嵌入式网络控制芯片的SOC系统架构与仿真平台。传统的8051微控制器架构中存在着巨大的浪费,通过彻底重构完成了可下载固件架构的单周期8位微控制器IP核的设计。它比传统的8位微控制器处理速度快10倍,可以进行固件的升级和更新,具有完整的知识产权。接着分析了IEEE802.3协议,根据嵌入式网络控制器的要求实现了基于TCP/IP协议的MAC层及其DMA模块,极大地提高了网络数据存取速度。在低成本和高性能的要求下,各个功能模块之间的信号接口及时序匹配技术尤其重要。在这个SOC芯片中,内部共享数据区的时序仲裁机制、微控制器与网络控制器之间的数据交换、芯片存储空间映射模式配置、内部FLASH程序空间的访问控制以及芯片测试设计是影响整个芯片正常有效工作的关键技术。同时,从软硬件协同的角度分析了TCP/IP协议栈的层次结构、数据流向和缓冲区的分配技术,以及ROM的引导启动过程、FLASH中固件的设计流程。本文研究的嵌入式以太网控制器SOC芯片是一个包含20万门的大规模单片集成系统,采用1st silicon芯片制造厂家的0.25微米标准CMOS生产工艺完成了芯片的实际制造,芯片面积是4800 x 4578μm2,根据面积计算芯片的制造成本约为1美元。经测试,此芯片进行单纯的以太网数据包的收发处理,最高吞吐量可以达到6.8Mbits/s,处理UDP协议数据包最高吞吐量可以达到5.4Mbits/s,处理TCP协议数据包最高吞吐量可以达到3.2Mbits/s。很显然这是一个低成本、高性能的嵌入式网络接入设备,实测数据表明此SOC芯片性能十分优良,达到当前国际同类产品的先进水平,并且在软件、硬件代价、速度、成本等方面具有较高的竞争力。

论文目录

• 摘要
• ABSTRACT
• 1 绪论
• 1.1 研究背景和意义
• 1.2 嵌入式网络接入技术的国内外发展现状
• 1.3 论文的主要工作和内容安排
• 2 嵌入式网络控制器的SOC 架构设计
• 2.1 SOC 设计方法研究
• 2.2 嵌入式网络控制器的 SOC 架构研究
• 2.3 本章小结
• 3 单周期高性能8 位微控制器IP 核的设计
• 3.1 标准8051 的结构与时序分析
• 3.2 传统8 位微控制器的设计不足
• 3.3 单周期8 位微控制器的IP 核设计
• 3.4 性能提高
• 3.5 本章小结
• 4 以太网接口模块IP 核研究
• 4.1 介质访问控制层（MAC）协议研究
• 4.2 网络接口模块功能设计
• 4.3 本章小结
• 5 嵌入式网络控制器SOC 设计的整合技术
• 5.1 内部数据区共享机制
• 5.2 ISP 更新模式
• 5.3 IAP 设计
• 5.4 存储空间映射模式设计
• 5.5 微控制器与外接存储设备的时序控制
• 5.6 可测性设计与实现
• 5.7 本章小结
• 6 嵌入式网络控制SOC 芯片的FIRMWARE 研究
• 6.1 嵌入式TCP/IP 协议栈研究
• 6.2 TCP/IP 协议栈的数据流向
• 6.3 基于TCP/IP 协议的数据BUFFER 分配机制
• 6.4 FIRMWARE 设计
• 6.5 本章小结
• 7 系统验证与后端设计
• 7.1 SOC 仿真平台设计
• 7.2 FPGA 验证
• 7.3 综合设计
• 7.4 版图设计
• 7.5 门级后仿真
• 7.6 芯片实测结果
• 7.7 本章小结
• 8 总结
• 致谢
• 参考文献
• 附录1 攻读学位期间发表的论文
• 附录2 芯片内部实拍照片