本文主要研究内容
作者曾健,苏岩淇,李永康,赵颖,王颖（2019）在《基于FPGA的简易电子钟设计》一文中研究指出：为了实现模拟简易电子钟的功能,以FPGA,Verilog语言为基础,具体包含时钟主控模块,分频模块,七段译码器显示模块实现了对电子钟的设计,验证效果良好。
Abstract
wei le shi xian mo ni jian yi dian zi zhong de gong neng ,yi FPGA,Verilogyu yan wei ji chu ,ju ti bao han shi zhong zhu kong mo kuai ,fen pin mo kuai ,qi duan yi ma qi xian shi mo kuai shi xian le dui dian zi zhong de she ji ,yan zheng xiao guo liang hao 。
论文参考文献
论文详细介绍
论文作者分别是来自电脑知识与技术的曾健,苏岩淇,李永康,赵颖,王颖，发表于刊物电脑知识与技术2019年06期论文，是一篇关于简易电子钟论文,电脑知识与技术2019年06期论文的文章。本文可供学术参考使用，各位学者可以免费参考阅读下载，文章观点不代表本站观点，资料来自电脑知识与技术2019年06期论文网站，若本站收录的文献无意侵犯了您的著作版权，请联系我们删除。
标签：简易电子钟论文; 电脑知识与技术2019年06期论文;