导读:本文包含了相位插值论文开题报告文献综述及选题提纲参考文献，主要关键词:相位插值,时钟数据恢复,CMOS模拟集成电路
相位插值论文文献综述
牛晓良,王征晨,桂小琰[1]（2016）在《一种高线性度相位插值器》一文中研究指出设计并实现了一种高线性度相位插值器。分析了相位插值器的工作原理和传统相位插值器结构,以此为基础,提出了一种具有高线性度的相位插值器电路。该电路采用TSMC 90nm CMOS工艺进行设计,后仿真结果表明本设计的相位插值器具有良好的线性度,整个电路版图面积为(155×368)μm~2,核心电路面积为(63×114)μm~2。在1.2V的电源电压下,相位差值器模块电路的功耗为3.12mW。(本文来源于《微电子学》期刊2016年04期）
花正贝,黄鲁[2]（2016）在《一种基于开关跨导混频器的相位插值器》一文中研究指出提出一种新型的四路正交混频器,基于该正交混频器设计了一种四路正交相位插值器。在TSMC 40nm CMOS工艺下的仿真结果表明,在相同的电源电压和仿真环境下,设计的相位插值器与传统结构相比,其步长、积分非线性和微分非线性等指标相近,其中混频器的功耗降低9.5%。在性能相近的条件下,设计的相位插值器的功耗优于传统结构。在更低的电源电压下,基于该混频器的相位插值器将有更好的应用前景。(本文来源于《微电子学》期刊2016年04期）
吕俊盛,邵刚,田泽[3]（2016）在《一种基于相位插值器的低抖动串行链路接收器》一文中研究指出为了提高接收器在多通道和多协议应用中的性能,提出了一种基于高线性度相位插值器的低抖动串行链路接收器。采用环形压控振荡器锁相环提供参考时钟,通过数字滤波器控制相位插值器调整采样时钟相位从而完成低抖动的数据恢复。整个接收器在65 nm CMOS工艺平台实现流片验证,单通道接收器的面积为320μm×685μm。测试结果表明,接收器工作在3.125 Gbit/s时,引入的总抖动仅为11.3 ps;电路采用1.2 V供电,功耗仅为21 m W;在PCIE,FC和SRIO叁种协议规定的1.062 5~3.125 Gbit/s数据率下,收发器的误码率均小于10-12。(本文来源于《半导体技术》期刊2016年06期）
覃林,黄鲁,傅忠谦[4]（2016）在《采用相邻采样求和的突发模式相位插值型CDR》一文中研究指出提出了一种具有良好抑制输入数据抖动性能的突发模式相位插值型时钟数据恢复电路。在传统相位插值型电路结构的基础上,在采样保持电路与相位插值电路之间加入一级求和电路,理论分析和仿真结果表明,恢复时钟相位变化受输入数据抖动的影响明显减小。电路基于1.1 V SMIC 40nm 1P8M CMOS工艺搭建,其数据率为6.25Gb/s,消耗功耗为6.7 mW,版图面积为0.35mm~2。(本文来源于《微电子学》期刊2016年02期）
张瑶,张鸿,李梁,杜鑫,程军[5]（2016）在《时钟数据恢复电路中的线性相位插值器》一文中研究指出针对时钟数据恢复电路(CDR)中相位插值器的非线性使得时钟抖动增大的问题,提出了一种基于非等值电流源阵列的线性相位插值器。根据插值器输出时钟相位与尾电流权重的反函数关系,在传统相位插值器的基础上调整尾电流阵列中每个电流源的设计比例,并将控制管用作共栅管来提高电流源的匹配度和稳定性,从而实现了输出时钟相位与控制信号的线性关系,提高了CDR的调节精度并降低了恢复时钟的抖动。采用0.25μm CMOS工艺设计了一款基于线性相位插值器的CDR。仿真结果表明:传统结构插值器的最大相位误差为63.68%,而所提出的线性相位插值器的最大相位误差仅为9.44%,可有效地降低CDR输出时钟的抖动。(本文来源于《西安交通大学学报》期刊2016年02期）
钟康平,李唐军,孙剑,贾楠,王目光[6]（2013）在《基于线性相位插值的增强型载波相位估计算法》一文中研究指出提出一种基于线性相位插值(LPI)的增强型载波相位估计(CPE)算法,并对其在112Gb/s偏振复用16进制正交幅度调制(DP-16QAM)系统中的性能进行了仿真和实验研究。该算法在基于数据块平均的CPE算法基础上,通过对其获得的估计相位噪声进行LPI,实现相位噪声估计准确度的大幅提升。仿真结果显示,基于CPE的增强型CPE算法的相位估计误差的方差比基于数据块平均的算法降低了26%。同时,其线宽容忍度是基于数据块平均算法的2倍。在112Gb/s DP-16QAM实验系统中对增强型算法进行了测试。实验结果表明,在误码率(BER)为3.8×10-3处,采用增强型算法时所需光信噪比(OSNR)比基于数据块平均算法降低了0.7dB。仿真与实验结果显示,基于LPI的CPE算法性能与基于窗口扫描算法相当,但增强型算法的硬件复杂度降低了99.2%。(本文来源于《光学学报》期刊2013年09期）
马阳阳,李京华,张燕荣[7]（2012）在《基于FFT幅度和相位插值的频率估计改进算法》一文中研究指出针对基于FFT的插值算法在信噪比较低或信号的实际频率与估计频率之间的相对偏差较小时,存在插值方向错误的情况,通过结合其中分段相位差法与Rife算法的优点提出了一种改进算法,该算法可以解决在低信噪比情况下当估计偏差δ接近零时,Rife算法估计误差较大、而当δ接近0.5时相位差法误差大的问题。算法仿真实验结果表明:改进算法在低信噪比条件下的频率估计精度高于Rife算法和分段相位差法,稳定性也比较高,具有很好的应用价值。(本文来源于《计算机与数字工程》期刊2012年08期）
邹黎[8]（2011）在《高速串行RapidIO下3.125Gbps CDR中相位插值器的设计》一文中研究指出在目前广泛应用的串行数据通信中,数据从发送端传输到接收端通常没有同步时钟的伴随。接收端接收到的数据极易受到偏斜和噪声的影响。为了恢复数据,需要一种电路能够提取时钟并且用它来同步和“清理”数据。这种电路即称为时钟数据恢复电路(CDR)。但是,接收端的数据往往在传输过程中积聚了抖动和噪声。为了准确地恢复数据并降低误码率,提取出来的时钟需要及时并精确地处理所接收到数据信号的相位。调整并恢复接收端数据的时钟相位是一个CDR电路的首要功能。相位插值器是时钟数据恢复电路中最关键的模块。相位插值器的非线性会直接影响时钟数据恢复电路的动态特性,当输入数据与本地时钟存在频率差时,还会影响它的抖动容限。许多与高速信号传输有关的时序问题都是通过能够产生精确时钟相位的相位插值电路来解决的。本文在对RapidIO互联规范理解的基础上,根据CDR对相位插值器的性能要求,设计了一款应用于高速RapidIO下3.125Gbps CDR中的相位插值器,并使用0.13μm CMOS工艺实现。本文的主要工作以及创新之处包括以下几方面:1.研究和比较了CDR的几种常见实现结构,全面分析了电路的速度、抖动性和稳定性等设计要求,引入了基于锁相环结构的CDR。2.设计了一款高精度的相位插值器,该相位插值器的输出相位具有良好的单调性和线性,当CDR工作频率为3.125GHz/s时,该相位插值器的功耗小于9mw。3.由于相位插值器输出相位的幅度和线性度主要依赖于与两个输入相位之间的差距,这将导致输出相位的线性和单调性不够理想,本文引入了一种新的线性编码方式解决这个问题。4.遵循高速模拟电路版图设计规则,使用0.13μm CMOS工艺完成了相位插值器的版图设计,Hspice模拟结果显示该相位插值器达到工程设计要求。(本文来源于《国防科学技术大学》期刊2011-04-01）
矫逸书,周玉梅,蒋见花,吴斌[9]（2010）在《适用于连续数据速率CDR的相位插值器研制》一文中研究指出通过对相位插值器电路进行建模分析,得到了相位插值器的线性度与输入信号之间相位差、输入信号上升时间和输出节点时间常数的关系。根据分析得到的结论,提出了一种新型的应用于连续数据速率时钟数据恢复电路的相位插值器,通过在相位插值器之前插入延时可控的缓冲器,使其输入信号的上升时间可以跟踪数据速率的改变,在保证线性度的同时,降低电路的噪声敏感度和功耗。芯片采用Charterd 0.13μm低功耗1.5/3.3 V工艺流片验证,面积为0.02 mm2,数据速率3.125 Gb/s时,功耗为8.5 mW。(本文来源于《半导体技术》期刊2010年10期）
曾泽沧,邓军勇,蒋林[10]（2008）在《用于CDR电路的相位插值选择电路设计》一文中研究指出时钟数据恢复电路是高速多通道串行收发系统中接收端的关键电路,其性能的优劣直接影响了整个系统的功能。描述了双环时钟数据恢复电路利用相位正交的参考时钟进行工作的原理,分析了传统的正交时钟产生方案,提出一种新的相位插值-选择方案并给出了CMOS电路实现。在SMIC0.18μm CMOS工艺下采用Cadence公司的仿真工具Spectre进行了晶体管级验证,结果显示,利用该电路恢复出来的时钟对数据进行重定时,能较好地消除传输过程中积累的抖动,有效地提高了输入抖动容限。(本文来源于《半导体技术》期刊2008年08期）
相位插值论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
提出一种新型的四路正交混频器,基于该正交混频器设计了一种四路正交相位插值器。在TSMC 40nm CMOS工艺下的仿真结果表明,在相同的电源电压和仿真环境下,设计的相位插值器与传统结构相比,其步长、积分非线性和微分非线性等指标相近,其中混频器的功耗降低9.5%。在性能相近的条件下,设计的相位插值器的功耗优于传统结构。在更低的电源电压下,基于该混频器的相位插值器将有更好的应用前景。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
相位插值论文参考文献
[1].牛晓良,王征晨,桂小琰.一种高线性度相位插值器[J].微电子学.2016
[2].花正贝,黄鲁.一种基于开关跨导混频器的相位插值器[J].微电子学.2016
[3].吕俊盛,邵刚,田泽.一种基于相位插值器的低抖动串行链路接收器[J].半导体技术.2016
[4].覃林,黄鲁,傅忠谦.采用相邻采样求和的突发模式相位插值型CDR[J].微电子学.2016
[5].张瑶,张鸿,李梁,杜鑫,程军.时钟数据恢复电路中的线性相位插值器[J].西安交通大学学报.2016
[6].钟康平,李唐军,孙剑,贾楠,王目光.基于线性相位插值的增强型载波相位估计算法[J].光学学报.2013
[7].马阳阳,李京华,张燕荣.基于FFT幅度和相位插值的频率估计改进算法[J].计算机与数字工程.2012
[8].邹黎.高速串行RapidIO下3.125GbpsCDR中相位插值器的设计[D].国防科学技术大学.2011
[9].矫逸书,周玉梅,蒋见花,吴斌.适用于连续数据速率CDR的相位插值器研制[J].半导体技术.2010
[10].曾泽沧,邓军勇,蒋林.用于CDR电路的相位插值选择电路设计[J].半导体技术.2008
标签：相位插值; 时钟数据恢复; CMOS模拟集成电路;