基于AMBA总线SoC的IP核设计与应用

论文摘要

随着大规模集成电路和信息技术的飞速发展,片上系统（System on Chip, SoC）技术受到了前所未有的关注。在SoC设计中,片内总线可以把各个模块互连起来,使知识产权（Intellectual Property,IP ）核的设计、移植和复用更加容易。由ARM公司开发的高级微处理器总线架构（Advanced Microcontroller Bus Architecture,AMBA）已成为一种最流行的工业标准片内总线结构,其中的高级高性能总线（Advanced High-performance Bus,AHB）常用于系统中高性能、高时钟速率模块的连接。选定了片内总线后,IP核的设计和复用就成为SoC技术的核心,对它的验证也具有十分重要的意义。本论文在详细分析了AMBA总线标准之后,设计了符合AHB协议的FIFO接口模块、符合AHB协议的静态存储器接口模块、芯片的时钟管理模块等多个IP核;在软件平台上对各IP核进行了功能验证和时序验证;将这些IP核和其它功能模块集成到系统中构成一个SoC后,在硬件平台上通过了功能测试、高低温测试、辐照测试等;本文还为SoC设计了应用程序,首先实现了对芯片外挂非易失性存储器的在线编程,使片内处理器能够从外部固件启动代码,然后完成了输入图像经芯片小波变换后得到的小波系数的输出和采集,最后对在同一芯片内实现信源压缩编码和信道纠错编码进行了初步的设计。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 选题背景与研究意义
• 1.2 AMBA 协议介绍
• 1.3 本文主要研究内容和本人承担的工作
• 第二章 AMBA 协议分析与ARM 处理器介绍
• 2.1 AHB 协议分析
• 2.1.1 AHB 协议简介
• 2.1.2 AHB 信号分析
• 2.1.3 AHB 传输分析
• 2.2 APB 协议分析
• 2.2.1 APB 协议简介
• 2.2.2 APB 信号分析
• 2.2.3 APB 传输分析
• 2.3 ARM 处理器介绍与选用
• 2.4 本章小结
• 第三章 基于AMBA 总线SoC 的IP 核设计
• 3.1 芯片SoC 架构介绍
• 3.2 存储器控制接口设计
• 3.2.1 SRAM 控制接口设计
• 3.2.2 FLASH 控制接口设计
• 3.3 FIFO 接口设计
• 3.3.1 需求分析与数据通路设计
• 3.3.2 FIFO 单元设计
• 3.3.3 寄存器单元设计
• 3.3.4 中断产生逻辑
• 3.3.5 数据拼接逻辑
• 3.4 时钟管理单元设计
• 3.4.1 需求分析与结构设计
• 3.4.2 PLL 原理与使用
• 3.4.3 分频逻辑设计与复位信号产生
• 3.4.4 测试模式下通路设计
• 3.5 本章小结
• 第四章 基于AMBA 总线SoC 的IP 核验证
• 4.1 SoC 验证方法和流程
• 4.2 SoC 各IP 核的功能验证和时序验证
• 4.2.1 功能验证和时序验证平台介绍
• 4.2.2 存储器控制接口模块验证
• 4.2.3 FIFO 模块验证
• 4.2.4 时钟管理单元验证
• 4.3 SoC 的功能测试
• 4.3.1 芯片硬件验证平台介绍
• 4.3.2 FPGA 实现的FLASH 控制器设计
• 4.3.3 芯片功能测试方案与测试结果
• 4.4 本章小结
• 第五章 基于AMBA 总线SoC 的应用
• 5.1 FLASH 在线编程的程序设计
• 5.2 基于SoC 输出小波系数的设计
• 5.3 基于SoC 的信源和信道编码的设计
• 5.4 本章小结
• 结束语
• 致谢
• 参考文献
• 研究成果