“Garfield”芯片Cycle级精度指令集模拟器实现与优化

论文题目: “Garfield”芯片Cycle级精度指令集模拟器实现与优化

论文类型: 硕士论文

论文专业: 微电子与固体电子学

作者: 杨圃

导师: 胡晨

关键词: 指令集模拟器,级精度,性能优化

文献来源: 东南大学

发表年度: 2005

论文摘要: 随着面向特定应用的系统集成芯片(Application-Specific SoC)的大量涌现,如何对基于SoC芯片开发的应用软件进行性能优化,变得越来越重要。硬件模拟器作为仿真特定硬件设备的软件,可用于模拟软件在特定硬件上的执行过程。因其简单、快速的优点在应用软件设计过程中得到广泛应用。在硬件模拟器中,Cycle级精度的指令集模拟器尤为重要,它可以对CPU执行程序的过程进行精确模拟,统计出的数据可以为应用软件的设计和优化提供帮助。“Garfield”芯片是一款基于ARM7TDMI内核实现的SoC芯片,它可以广泛应用于嵌入式设备领域,譬如MP3, PDA,手持电话等。本文提出了一套针对“Garfield”芯片的具有Cycle级精度的硬件模拟器.为了加速基于“Garfield”芯片实现的应用软件开发,本文的模拟器在对ARM指令集模拟的基础上,通过对各种指令Cycle数目的分析和芯片存储器接口的建模,实现了“Garfield”芯片的Cycle级精度模拟.而且,通过图形用户界面,用户可以很方便的调试应用软件,并精确分析应用软件的运行性能.作为扩展,该模拟器还可以配合硬件开发,作为系统功耗优化研究的基础平台。本文的具体工作包括:Cycle级精度ARM7TDMI指令集模拟器的实现和优化;内存控制器接口的设计和实现,提出了外设统一接口的设计和中断控制器的设计;以及模拟器用户界面的设计和实现。最后将实验结果同ARM公司提供的模拟器ARMulator试验结果进行对比,在没有存储器延迟的情况下,结果完全一致;当有存储器延迟时,结果误差在千分之三以内,误差在允许范围之内。

论文目录:

摘要

Abstract

第一章绪论

1.1 背景

1.2 论文的意义

1.3 论文的工作

1.4 论文的结构

第二章硬件介绍

2.1 “Garfield”芯片简介

2.1.1 “Garfield” SoC 系统的组成

2.1.2 简化硬件模型框架图

2.2 ARM7TDMI

2.3 EMI（External Memory Interface）

2.4 SDRAM 存储器

2.4.1 SDRAM 的存储单元

2.4.2 SDRAM 的流水特性

2.4.3 利用SDRAM 流水特性的SDRAM 控制器

第三章软件模型

3.1 硬件模拟器的结构

3.2 ARM7TDMI 指令集模拟器的设计

3.2.1 取指

3.2.2 译码

3.2.3 执行

3.2.4 统计信息收集

3.3 存储子系统软件模型的设计

3.4 软件设计中的优化

3.4.1 解码段的优化

第四章外设接口与界面设计

4.1 外设接口的设计

4.2 中断的设计

4.2.1 异常

4.2.2 中断的设计

4.3 界面的设计

第五章实验结果分析

第六章总结与展望

总结

展望

致谢

参考文献

研究生期间论文发表

发布时间: 2007-06-11

参考文献

[1].Garfield芯片的可测性设计及测试生成[D]. 金志刚.东南大学2006
[2].Garfield片上总线仲裁器的评估和设计优化[D]. 鲍胜荣.东南大学2005
[3].可见光/红外复合模拟器的装调及性能测试[D]. 龚仲强.哈尔滨工业大学2011
[4].基于FPGA的雷达高度表模拟器设计与实现[D]. 何荣江.电子科技大学2017
[5].月亮模拟器辐射特性计算方法研究[D]. 马良.长春理工大学2012
[6].TD-SCDMA BBU模拟器硬件设计与实现[D]. 徐强.电子科技大学2009
[7].系统级异构多核混合精度可编程模拟器实现[D]. 姚宇.合肥工业大学2017
[8].基于FPGA的故障模拟器的设计[D]. 陈建武.湖南大学2010
[9].无线信道模拟器的FPGA实现[D]. 王玉婷.北京邮电大学2015
[10].基于Garfield芯片的应用系统设计[D]. 李建昌.东南大学2005

“Garfield”芯片Cycle级精度指令集模拟器实现与优化

猜你喜欢