基于FPGA的GPS接收机基带处理器的研究与设计

论文摘要

互联网、移动通信、星基导航是21世纪信息社会的三大支柱产业,而GPS系统的技术水平和发展历程代表着全世界卫星导航系统的发展状况。目前,我国已经成为GPS的使用大国,卫星导航产业链也已基本形成。然而,我们对GPS核心技术（即如何捕获卫星信号并保持对信号的跟踪）的研究还不够深入,我国GPS产品的核心部分多数还是靠进口。因此,对GPS核心技术的研究是非常紧迫的。本文首先介绍了GPS的定位原理,之后阐述了GPS接收机的基本原理-直接扩频通信和GPS信号的结构与特性。从这些方面出发研究接收机基带处理器的捕获与跟踪设计方案。设计过程中,先详细分析了滑动相关的捕获算法和基于FFT的快速捕获算法,并利用matlab进行了验证。由于前者灵活性好且可捕获到高精度的码相位和载波频率,适合于本文的硬件接收机,所以本文确定了滑动相关的捕获方案。接着分析了跟踪环路的特点,跟踪模块采用码跟踪环和载波跟踪环耦合的方法实现。由于GPS系统通常工作在非常低的信噪比环境中,而非相干环在低信噪比下环路跟踪性能较好,所以码跟踪环采用非相干（DDLL）环实现。这种跟踪环路采用的鉴相器是能量鉴相器,对数据的调制和载波相位都不敏感,鉴相器不会产生不确定量。由于输入信号存在180°相位翻转,而COSTAS锁相环允许数据调制,对I支路和Q支路信号的180°相位翻转不敏感,所以载波跟踪环采用COSTAS锁相环实现。上述算法在matlab环境下得到了验证。基带处理器电路的主要模块在Quartus II 8.0开发平台上利用VHDL硬件描述语言实现。然后利用EDA仿真工具ModelSim-Altera 6.1g进行了逻辑仿真。本设计满足系统功能和性能的要求,可以直接用于实时GPS接收机系统的设计中,为自主设计GPS接收机奠定了基础。最后,由于在弱电磁环境下,捕获失锁后32PPS信号会丢失。所以设计了一个能授时和守时的算法去得到与GPS时同步的精确授时秒信号。并且实现了这个算法。

论文目录

• 摘要
• Abstract
• 1. 绪论
• 1.1 GPS 概述
• 1.1.1 国内外发展动态
• 1.1.2 GPS 定位的基本原理
• 1.2 课题的产生背景与意义
• 1.3 论文研究的主要内容
• 2. GPS 接收机原理
• 2.1 扩频通信和CDMA 的基本原理
• 2.2 GPS 系统的信号结构
• 2.2.1 C/A 码
• 2.2.2 导航数据
• 2.3 GPS 接收机基本结构
• 3. FPGA 的应用特点
• 3.1 FPGA 与其它方案的比较
• 3.2 FPGA 的局限性及解决办法
• 3.3 编程语言VHDL
• 4. GPS 接收机基带处理器的算法研究
• 4.1 多普勒效应对C/A 码相位和载波频率的影响
• 4.2 捕获算法研究
• 4.2.1 时域滑动相关算法
• 4.2.2 基于FFT 的快速捕获算法研究
• 4.2.3 两种算法的比较
• 4.3 伪码跟踪算法
• 4.3.1 码环总体设计
• 4.3.2 鉴相器算法
• 4.3.3 码跟踪环中数字滤波器
• 4.4 载波跟踪算法研究
• 5. GPS 接收机基带处理器的FPGA 实现
• 5.1 开发平台
• 5.2 码NCO 模块
• 5.3 本地C/A 码发生器
• 5.4 本地载波NCO
• 5.5 积分清零器
• 5.6 加法器
• 6. 1PPS 授时系统的设计与实现
• 6.1 1PPS 信号的实现原理
• 6.2 秒时延的计算
• 6.3 FPGA 算法仿真结果
• 7. 结论
• 7.1 总结
• 7.2 展望
• 参考文献
• 攻读硕士学位期间发表的论文及所取得的研究成果
• 致谢