认知无线电频谱感知功能的FPGA实现

论文摘要

本文主要研究了认知无线电频谱感知功能的关键技术以及硬件实现方法。首先,提出了认知无线电频谱感知功能的硬件实现框图,包括射频前端部分和数字信号处理部分,接着简单介绍了射频前端电路的功能与特性,最后重点介绍了数字信号处理部分的FPGA实现与验证过程。数字处理部分主要实现宽带信号的短时傅立叶分析,将中频宽带数字信号通过基于多相滤波器组的下变频模块,实现并行多通道的数字下变频,然后对每个信道进行重叠加窗处理,最后再做快速傅立叶分析（FFT）,从而得到信号的时频关系。整个系统主要包括:延时抽取模块、多相滤波器模块、32点开关式流水线FFT模块、滑动窗缓冲区、256点流水线FFT模块等。本设计采用Verilog HDL硬件描述语言进行设计,基于Xilinx公司的Virtex-4XC4VSX35芯片。整个系统采用全同步设计,可稳定工作于200MHz,其分析带宽高达65MHz,具有很高的使用价值。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 研究概况与背景
• 1.2 认知无线电的基本任务
• 1.3 项目来源和内容章节安排
• 第二章 认知无线电频谱感知功能概述
• 2.1 认知无线电中的频谱感知
• 2.2 认知无线电频谱感知算法
• 2.3 研究新进展
• 第三章 认知无线电频谱感知功能的系统分析
• 3.1 系统整体框架
• 3.2 数字子系统的结构
• 3.3 带通采样理论
• 3.3.1 带通采样定理
• 3.3.2 带通采样信号的等效基带形式
• 3.3.3 带通采样的频谱映射关系
• 3.4 基于多相滤波器组数字下变频的数学模型
• 3.4.1 多相滤波器组实现下变频的原理
• 3.4.2 多相滤波器组的硬件结构
• 3.5 FFT硬件实现理论
• 3.5.1 快速傅立叶变换原理
• 3.5.2 基2快速傅立叶变换
• 3.5.3 FFT算法的硬件实现理论
• 第四章 硬件实现
• 4.1 系统参数的设计
• 4.2 多相滤波器组的FPGA实现
• 4.2.1 16倍抽取延时器
• 4.2.2 FIR滤波器的FPGA实现
• 4.2.3 32点实数IFFT模块的实现
• 4.3 数据调整单元
• 4.4 滑动窗缓冲区的实现
• 4.5 256点全流水线FFT的实现
• 4.5.1 算法结构的选择
• 4.5.2 新型流水线结构
• 4.5.3 单级蝶形运算与乒乓存储器
• 4.5.4 旋转因子的产生方法
• 4.5.5 输出级设计
• 第五章 结果与性能分析
• 5.1 系统的MATLAB仿真结果
• 5.2 主要模块的FPGA验证
• 5.2.1 32点实数FFT的验证
• 5.2.2 滤波器组的整体验证
• 5.2.3 256点块浮点算法FFT的验证
• 5.3 系统性能与资源消耗
• 5.3.1 时序分析
• 5.3.2 时频分析的性能
• 5.3.3 资源利用率
• 5.4 板上实测结果
• 第六章 总结
• 6.1 设计回顾
• 6.2 设计不足及展望
• 致谢
• 参考文献
• 在读期间发表论文