基于CMOS工艺的10位逐次逼近型模数转换器设计

论文摘要

随着现代通信系统、便携式消费电子和汽车电子等应用领域的不断发展,促使高性能、低功耗、低成本的SOC成为当今集成电路设计的主要趋势。SOC的发展要求ADC、其它模拟电路与DSP集成在一个芯片上,本论文的目的是设计一款中等精度、低功耗、小尺寸的ADC来满足SOC的发展需求。本文基于CMOS工艺对10位精度逐次逼近型ADC的主要功能模块进行了设计。为了消除失调,在预放大锁存比较器中使用了失调自校准技术,采用Cadence软件对电路进行了仿真,结果表明比较器增益达到85dB,分辨能力达0.28mV,功耗为0.14mW,达到了高速、高精度、低功耗的性能要求。采用高6位的二进制权重电容阵列和低4位的电阻阵列的组合结构,设计了一种改进的电荷重分配型DAC,减小了非线性误差,降低了电容匹配性要求。完成了DAC的仿真分析,结果表明该电路具有速度快、线性好的特点。讨论了电容和电阻的失配对DAC非线性的影响,给出了提高DAC性能的设计原则。基于混合信号集成电路版图设计的考虑,完成了逐次逼近型ADC核心电路的版图设计,版图面积为957μm×849μm。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 模数转换器的发展
• 1.1.1 模数转换技术的研究发展
• 1.1.2 国外、国内模数转换器的最新发展水平
• 1.1.3 模数转换器的发展趋势
• 1.2 研究目的及意义
• 1.3 论文的主要内容
• 第二章 模数转换器的原理及常见结构
• 2.1 模数转换器（ADC）的基本原理
• 2.2 模数转换器（ADC）性能参数
• 2.2.1 静态特性参数
• 2.2.2 动态特性参数
• 2.3 几种主要类型ADC 及特点
• 2.3.1 全并行闪烁（Full-Flash）ADC
• 2.3.2 两步式（Two-Step Flash）ADC
• 2.3.3 折叠（Folding）ADC
• 2.3.4 流水线（Pipelined）ADC
• 2.3.5 逐次逼近型（Successive Approximation）ADC
• 2.3.6 时间交叉（Time Interleaved）ADC
• 2.3.7 过采样∑–Δ（Sigma-Delta）ADC
• 2.4 ADC 结构的确定
• 2.5 本章小结
• 第三章 逐次逼近型ADC 设计原理
• 3.1 采样保持电路
• 3.1.1 简单采样保持电路
• 3.1.2 电容下极板采样技术
• 3.2 比较器
• 3.2.1 比较器的基本功能
• 3.2.2 比较器的性能参数
• 3.2.3 锁存比较器
• 3.2.4 失调电压校准技术
• 3.3 数模转换器（DAC）
• 3.3.1 电阻分压型DAC
• 3.3.2 电荷重分配型DAC
• 3.3.3 电压电荷混合型DAC
• 3.4 本章小结
• 第四章 逐次逼近型ADC 主要模块的设计及仿真
• 4.1 传统逐次逼近型ADC
• 4.2 失调自校准比较器
• 4.3 数模转换器（DAC）
• 4.3.1 DAC 设计
• 4.3.2 DAC 非线性分析
• 4.3.3 电容阵列设计考虑
• 4.3.4 电阻阵列设计考虑
• 4.4 模拟开关和两相非交叠时钟产生电路
• 4.5 SAR 逻辑控制电路
• 4.6 本章小结
• 第五章 版图设计
• 5.1 工艺介绍
• 5.2 混合信号版图的设计考虑
• 5.3 整体布局及版图设计
• 5.4 本章小结
• 第六章 总结与展望
• 致谢
• 参考文献
• 攻读硕士期间的研究工作