数字电视中的RS译码器及LDPC编译码器设计与硬件实现

论文摘要

信道编码是数字通信系统中的重要组成部分和关键技术之一。使用信道编码中的前向纠错码,既可以提高通信系统中传输信息的可靠性,又可以保证通信的实时性。并且随着编码理论和集成电路技术的迅速发展,许多曾经实现困难的纠错码系统逐渐被应用到实际通信系统中。如何通过集成电路技术设计实现纠错码系统,使其既能满足通信系统中的可靠性和及时性的要求,又能尽量保证在集成电路中的高速低开销的原则,成为了通信系统设计实现中的重要内容之一。本文针对上述问题,以RS码和LDPC码为研究对象,在深入分析两种码的原理和编译码算法基础上,通过集成电路设计手段,对两种码的编译码系统进行了结构设计及实现。主要内容有:(1)详细研究了RS的译码算法,设计实现了RS译码器。(2)研究了RS译码器重要组成部分,有限域乘法器的实现方法,并对其进行优化。(3)详细研究了LDPC码型和编译码算法,设计实现了LDPC编码器和LDPC译码器。(4)提出了一种LDPC编码器的设计方案。特别是提出了一种有利于硬件实现的基于准循环生成矩阵的LDPC编码过程分解方法。(5)提出了一种基于堆栈的快速BCJR译码运算模块设计。(6)提出了一种应用在LDPC译码器中的基于循环偏移的可编程交织器设计。

论文目录

• 摘要
• ABSTRACT
• 第一章 引言
• 1.1 数字通信系统中的信道编码
• 1.1.1 数字通信系统的组成
• 1.1.2 纠错码分类
• 1.2 RS 码和LDPC 码的研究情况和设计流程
• 1.2.1 RS 码研究情况
• 1.2.2 LDPC 码研究情况
• 1.2.3 FEC 编译码器的硬件设计流程
• 1.3 本论文的选题和研究内容
• 1.3.1 选题意义和课题来源
• 1.3.2 论文主要贡献和内容安排
• 第二章 RS 码原理及算法
• 2.1 RS 码原理
• 2.1.1 BCH 码原理
• 2.1.2 有限域
• 2.1.3 RS 码
• 2.1.4 STiMi 标准中的RS 码
• 2.2 RS 码译码算法
• 2.2.1 BCH 码译码的一般原理
• 2.2.2 RS 码的代数译码算法描述
• 第三章 RS 码译码器结构及硬件实现
• 3.1 基于 iBM 算法的 RS 译码器结构设计
• 3.1.1 总体结构设计
• 3.1.2 计算伴随式模块设计
• 3.1.3 关键方程求解模块设计
• 3.1.4 计算错误位置和计算错误值模块设计
• 3.2 有限域乘法器设计
• 3.2.1 有限域乘法器的设计
• 3.2.2 乘数为参数的有限域乘法器的优化
• 3.3 本章小结
• 第四章 LDPC 码原理及算法
• 4.1 LDPC 码原理
• 4.1.1 分组码
• 4.1.2 LDPC 码原理
• 4.1.3 DMB-T 标准中的LDPC 码
• 4.2 LDPC 码译码算法
• 4.2.1 TPMP 算法
• 4.2.2 TDMP 算法
• 4.3 基于DMB-T 标准的LDPC 码译码性能
• 第五章 LDPC 码编译码器结构及硬件实现
• 5.1 LDPC 编码器设计
• 5.1.1 基于QC 矩阵的LDPC 编码过程分析
• 5.1.2 LDPC 编码器设计
• 5.1.3 设计结果
• 5.2 LDPC 的译码器设计
• 5.2.1 基于TDMP 算法的结构设计
• 5.2.2 基于BCJR 算法的分量译码器模块设计
• 5.2.3 软入软出译码器阵列设计
• 5.2.4 存储空间的划分.
• 5.2.5 交换网络设计
• 5.3 设计结果
• 第六章 结论
• 6.1 全文总结
• 6.2 未来的研究方向
• 致谢
• 参考文献
• 硕士研究生期间取得的研究成果
• 个人简历