GPS信号实时处理系统设计与实现

论文摘要

本文通过对GPS系统结构和信号处理流程的仿真,研究通过可编程器件FPGA和嵌入式ARM微控制器构建GPS实时处理平台,实现GPS信号处理系统软硬件结构的模块化、可编程化及可移植化,为GPS导航定位新算法的开发与验证工作奠定基础。首先,介绍了GPS系统的组成和信号结构,使用Matlab实现GPS信号处理的算法开发并进行可行性验证。继而通过SystemC/TLM完成系统的交易级建模,借助于对软硬件协同仿真结果的分析,合理划分软件系统与硬件系统的模块,奠定系统总体软硬件架构。随后,将硬件模块逐步细化至寄存器传输级,最终在FPGA上实现12通道中频数字相关器;而对ARM上软件模块通过采取合理的调度方案,实现对GPS信号处理系统的实时控制,完成GPS卫星的捕获、跟踪、解码和定位。文章将重点放在了12通道数字相关器的设计及基带控制环路的实现上,给出了详细的设计方案和功能测试结果。本文还同时给出了系统实时运行结果及相应的性能分析。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 GPS 全球定位系统概述
• 1.2 GPS 信号处理平台的研究意义及国内外发展趋势
• 1.3 GPS 信号处理系统的框架及定位原理
• 1.4 本文的主要内容及组织结构
• 第二章 GPS 信号处理流程及数据格式
• 2.1 GPS 信号处理流程
• 2.1.1 GPS 卫星信号结构及调制
• 2.1.2 GPS 卫星信号的捕获
• 2.1.2.1 时域串行捕获算法
• 2.1.2.2 FFT 快速并行捕获算法
• 2.1.3 GPS 卫星信号的跟踪
• 2.1.3.1 C/A 码跟踪环路
• 2.1.3.2 载波跟踪环路
• 2.1.4 GPS 导航电文数据格式及数据解调
• 2.2 本章小节
• 第三章 GPS 处理平台的算法层仿真及系统架构分析
• 3.1 基于Matlab 的算法层验证
• 3.2 基于SystemC/TLM 的交易级建模及系统架构分析
• 3.3 系统级向寄存器传输级（RTL）的过渡
• 3.3.1 可综合的VerilogHDL 编码风格
• 3.4 本章小节
• 第四章 基于 FPGA 的 GPS 中频信号相关器设计
• 4.1 射频接收前端
• 4.2 ZestSC1 FPGA 开发板
• 4.3 12 通道数字相关器总体功能框图
• 4.3.1 数据预处理模块
• 4.3.2 系统时钟发生器及中断控制模块
• 4.3.3 数控载波振荡器
• 4.3.4 C/A 码生成器
• 4.3.5 积分及转储模块
• 4.3.6 历元计数器
• 4.3.7 ARM-FPGA 接口设计
• 4.4 FPGA 上各模块的整合
• 4.4.1 系统寄存器地址空间映射
• 4.4.2 模块综合
• 4.5 本章小节
• 第五章 基于 ARM 的 GPS 基带处理流程
• 5.1 ARM 微控制器结构概述
• 5.2 GPS 基带处理流程的软件结构
• 5.2.1 系统启动过程
• 5.2.2 FIQ 快速中断处理单元
• 5.2.3 GPS 信号的捕获控制
• 5.2.4 GPS 信号的跟踪控制
• 5.2.5 GPS 导航电文的奇偶校验及上位机显示
• 5.3 提高系统实时性的优化方案
• 5.4 本章小节
• 第六章 结论与展望
• 参考文献
• 攻读硕士学位期间已发表或录用的论文
• 致谢