基于FPGA的高速实时数据采集系统

论文摘要

随着我国航天技术的迅猛发展,对于航天试验领域的重要部分——数据采集技术的要求也越来越高。本文以10N推力发动机高空脉冲点火试验中对爆燃压力峰的采集要求为设计指标,完成了基于FPGA的高速实时数据采集系统。系统的模拟带宽为DC~80kHz,实时连续采集速率可达5Msps,A/D分辨率12位,双通道数据缓存容量32MB。在硬件电路的设计上,通过AD8138调理的双路模拟信号经AD9238后完成同步高速模数转换,转换后的数据缓存到大容量的SDRAM中,最终通过PCI总线上传到上位机。为提高硬件电路的电磁兼容性,对PCB设计中高频信号的返回路径以及系统工作的电磁环境进行了细致分析,并提出了六层电路板的分层与布线策略。在控制逻辑的设计中,为实现实时数据采集,着重解决了硬件控制核对大容量SDRAM的乒乓控制和PCI总线的DMA传输两项技术。使用多种EDA工具协同设计,并用基于逻辑锁定的模块化设计流程完成了控制逻辑的仿真、综合及验证,消除了设计中的违规时序,实现数据的可靠存储与实时传输。通过与驱动程序的动态链接,在LabWindows/CVI平台下完成了系统的应用软件设计。采用多线程并行运行的方法,减少了上位机软件运行的时间开销,进一步提高了实时数据采集的速度。经测试表明,系统在高速实时数据采集时达到了设计要求,信噪比约为70.8dB,有效位数为11.07位。

论文目录

• 摘要
• Abstract
• 第1章 绪论
• 1.1 课题研究的背景和意义
• 1.2 数据采集技术及发展现状
• 1.2.1 数据采集系统的分类
• 1.2.2 相关领域的研究现状
• 1.3 高速实时数据采集系统的设计
• 1.3.1 控制逻辑的设计方法
• 1.3.2 数据流的乒乓操作
• 1.3.3 基于PCI 总线的数据传输
• 1.4 采集系统性能指标
• 1.5 本文主要研究内容
• 第2章 系统硬件的实现
• 2.1 整体设计
• 2.2 硬件各功能模块描述
• 2.2.1 A/D 转换模块及差分输入电路
• 2.2.2 触发功能及触发电路
• 2.2.3 存储单元SDRAM 概述
• 2.2.4 PCI 总线接口单元
• 2.3 高速印制电路板的设计
• 2.3.1 “地”的涵义
• 2.3.2 信号返回路径的分析
• 2.3.3 高速信号的振铃
• 2.3.4 PCB 布线策略
• 2.4 本章小结
• 第3章 基于FPGA 的控制模块设计
• 3.1 SDRAM 控制器逻辑设计
• 3.1.1 初始化过程
• 3.1.2 SDRAM 控制器的全页写操作
• 3.1.3 SDRAM 控制器的读时序
• 3.2 输入与输出缓存模块
• 3.3 PCI 局部总线的时序设计
• 3.4 主状态机设计
• 3.5 本章小结
• 第4章 逻辑单元的优化与实现
• 4.1 多种EDA 工具的协同设计
• 4.2 逻辑单元的综合与约束
• 4.2.1 逻辑单元的综合
• 4.2.2 设计约束的设定
• 4.3 时序不收敛的改进方法
• 4.3.1 通过设置综合属性提高工作频率
• 4.3.2 通过修改布局布线促进时序收敛
• 4.4 基于逻辑锁定的模块化设计流程
• 4.5 本章小结
• 第5章 系统测试及软件优化
• 5.1 系统应用软件的设计
• 5.1.1 应用程序与驱动程序的链接
• 5.1.2 实时数据采集控制流程
• 5.2 各环节数据传输速率测试
• 5.2.1 SDRAM 存储速度测试
• 5.2.2 DMA 传输速度的测试
• 5.2.3 数据处理速度测试
• 5.3 系统应用软件的优化设计
• 5.4 测试结果及分析
• 5.4.1 数据采集的结果
• 5.4.2 采集系统的性能指标
• 5.4.3 采集系统的性能分析
• 5.5 本章小结
• 结论
• 参考文献
• 附录
• 攻读学位期间发表的学术论文
• 致谢