论文摘要
扫频源是无线通信系统、雷达以及电子测量仪器等现代电子设备的核心,其指标直接决定了电子设备的性能。随着电子设备的工作频率不断提高,对2~7GHz波段扫频源的需求不断增大,对其相位噪声、杂散等指标的要求日益提高。本文提出了一种2~7GHz宽带YTO扫频源的设计方案,其相位噪声优于-95dBc/Hz@10kHz、杂散低于-60dBc、频率步进可达3Hz,以满足电子设备的上述要求。文中介绍了振荡器及频率合成技术,详述了扫频源的指标实现、方案选择以及方案的实现。各种振荡器中,YTO具有频带宽、输出频率稳、相位噪声低、线性度高等特点,为本设计首选;∑-△调制小数分频PLL单环频率合成器具有相位噪声低、杂散性能好、频率步进小、集成度高等优点,为本设计首选方案;相位噪声、杂散及频率步进是扫频源最重要的几个指标。在PLL频率合成器中,相位噪声主要来源于参考源、振荡器以及环路其它部分,为使合成器相位噪声优于-95dBc/Hz@10kHz,本文选择高性能OCXO的作为参考源,低相位噪声的YTO作为振荡器,低噪声PLL集成芯片,合理设计环路;杂散水平取决于∑-△调制器的算法,频率步进取决于∑-△调制器的小数位数,为满足设计要求,本文选用Hittite的HMC701LP6CE实现PLL的主要功能。本文最后给出实物及测试结果,验证了本设计方案的可行性。
论文目录
摘要ABSTRACT第一章 绪论1.1 课题研究背景及意义1.2 国内外研究现状和发展趋势1.3 本文内容第二章 频率合成源的指标及方案分析2.1 频率合成源的指标2.2 频率合成技术2.2.1 直接模拟合成2.2.2 DDS 合成技术2.2.3 间接PLL 合成技术2.2.4 混合式频率合成技术2.3 频率合成源的方案比较2.3.1 ∑-△调制小数分频锁相频率合成方案2.3.2 单环与多环的方案比较2.3.3 方案比较和结论2.4 本章小结第三章 2~7GHz 宽带YTO 扫频源的指标及整体方案3.1 宽带YTO 扫频源的指标要求及分析3.2 关键器件的选型3.2.1 PLL 芯片的选择3.2.2 YTO 的选择3.2.3 YTO 驱动电路的选择3.2.4 参考频率源的选择3 .3 宽带 YTO 扫频源的整体方案3.4 本章小结第四章 2~7GHz 宽带YTO 扫频源的电路实现4.1 PLL 模块电路设计4.1.1 PLL 芯片模块的接口设计4.1.2 PLL 芯片外围电路的设计4.1.3 快速锁定的电路设计4.1.4 失锁检测电路的设计4.2 环路滤波器的设计4.2.1 环路特性的两个重要参数4.2.2 常用环路滤波器的结构4.2.3 电荷泵型锁相环环路分析4.2.4 宽带YTO 扫频源的环路参数计算4.3 电源设计4.4 控制模块的电路及软件设计4.4.1 控制模块的电路设计4.4.2 控制模块的软件设计4.4.3 频率控制功能的实现4.5 YTO 组件接口设计4.6 印制电路的设计4.7 微带线功分器的设计4.8 本章小结第五章 调试及测试结果分析5.1 电路调试5.2 系统仿真结果5.3 系统测试结果分析第六章 结束语致谢参考文献附录攻读硕士学位期间取得的研究成果
相关论文文献
标签:扫频源论文; 锁相环论文; 频率合成论文; 小数分频论文;