基于FPGA的FFT算法设计与研究

论文摘要

本论文设计的基于现场可编程门阵列（FPGA）上运行的快速傅里叶变换（FFT）算法，考虑了硬件系统并发性特点，用硬件描述语言设计了RTL寄存器传输级的算法功能模块，实现了只有硬件延时（基于FPGA）的快速傅里叶变换。针对快速傅里叶变换（FFT）算法的结构和特点，设计出算法执行效率较高的基于FPGA的FFT实现方案。设计方案采用基于基-2FFT变换。利用离散余弦变换的奇偶性和对称性，采用奇偶双路、蝶型单元结合的方法，实现奇偶数据在运算上的并行操作，利用FPGA内部的RAM数据存储单元来存储输入数据、中间运算结果以及最终运算结果，并将旋转因子存储于ROM单元，通过这些并发性的操作，提高FFT算法的运算速度和运算效率。本论文用硬件描述语言Verilog HDL编程设计了算法的各个功能模块，用ModelSim对各个功能模块构成的算法进行了功能仿真，以Virtex-5芯片系列xc5vfx70t-ff1136器件为约束条件，利用Xilinx ISE的工具对算法的各个功能模块进行综合，得到了相应的门和触发器构成的硬件电路。最后进一步利用Matlab和ModelSim工具联合仿真。仿真结果表明，新方案能够在保证运算精度和实现复杂度的同时，在增加一定数量加法器的代价下，减少了对乘法器和存储器的需求，同时提高了运算速度。本论文对于今后基于硬件完成算法的研究工作有一定的参考价值。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 课题研究背景
• 1.2 国内外研究和发展的现状
• 1.3 论文主要研究工作
• 第二章 FFT 算法及改进方法
• 2.1 FFT 算法概述
• 2.1.1 DFT 的定义及计算方法
• 2.1.2 基-2 FFT 算法原理
• 2.1.3 按时间抽选的 FFT 算法特点
• 2.2 FFT 算法的改进方法
• 2.2.1 奇偶双路并行运算
• 2.2.2 RAM 数据存储单元
• 2.2.3 ROM 旋转因子存储单元
• 第三章 FPGA 基本结构与系统开发平台
• 3.1 FPGA 结构及原理概述
• 3.1.1 FPGA 的基本结构及特点
• 3.1.2 查找表型 FPGA 结构
• 3.1.3 FPGA 的应用领域
• 3.1.4 FPGA 的设计要求
• 3.2 Xilinx FPGA 硬件平台介绍
• 3.2.1 Virtex -5 芯片介绍：
• 3.2.2. 功耗优化策略：
• 3.2.3. 最低的系统成本：
• 3.3 Xilinx FPGA 软件平台介绍
• 3.3.1 FPGA 软件环境介绍
• 3.3.2 FPGA 的设计流程
• 第四章 基于 FPGA 的 FFT 算法设计与实现
• 4.1 基于 FPGA 的 FFT 算法总体设计方案
• 4.1.1 FFT 处理器的设计特点
• 4.1.2 FFT 处理器的工作过程
• 4.2 各运算模块的设计与实现
• 4.2.1 基于 FPGA 的奇偶双路并行运算
• 4.2.2 RAM 数据存储单元
• 4.2.3 ROM 旋转因子存储单元
• 4.2.4 蝶形结设计单元
• 4.2.5 FFT 运算单元
• 第五章 FFT 算法验证与结果分析
• 5.1 FFT 算法的功能仿真
• 5.2 算法结果与 Matlab 仿真对比
• 5.3 算法空间复杂度与时间复杂度分析
• 5.4 使用 FPGA 提高算法效率的策略
• 5.5 FFT 算法硬件综合结果与 RTL 结构图
• 第六章 结束与展望
• 致谢
• 参考文献