兼容51指令的8位MCU IP CORE开发

论文摘要

当前,在微电子领域正在发生一场前所未有的变革,这场变革是由片上系统（SOC）技术的研究发展引起的,从技术层面看SOC技术是超大规模集成电路发展的必然趋势和产物。它以超深亚微米VDSM（VeryDeep Submicron）工艺和知识产权IP核复用技术为支撑。在众多的IP核中,MCU（微控制器）核以其在SOC中嵌入后,能充分发挥其处理灵活、软件可升级、硬件开销少的特点,成为SOC最具研究价值的IP核。INTEL公司的MCS-51系列MCU是目前国内使用时间最长、架构最经典,应用最广的8位MCU。本文设计了一个可用于SOC系统的MCU核。此核指令集完全兼容于MCS-51系列的微控制器,核内包含一个8位的CPU,两个16位的定时/计数器,一个UART,4组8位的并行10口以及256BYTE的RAM,数据总线和指令总线相分离的哈佛总线结构使片外RAM和ROM分别可以扩展到64KB。此IP核在设计过程中,ALU单元采用纯组合逻辑实现,按照所实现的算术和逻辑运算指令,分为加/减模块,乘法模块,除法模块,十进制调整模块,逻辑运算模块,以及多路选择模块。控制单元采用新的PLA硬布线逻辑代替微程序控制逻辑。指令状态机采用全新的指令时序以及指令实现方式,并且状态机的组合逻辑和时序逻辑分开设计以此来提高状态机效率。IP CORE的各个模块都采用VHDL硬件描述语言进行设计,具有较好的移植性。各个模块单元以及整合后的CORE在MENTOR公司的MODELSIM软件中通过了RTL级功能仿真。在SYNOPSYS的DC中通过了综合测试,并且在XILINX公司的Virtex-4 SX系列35器件的仿真板上通过了硬件验证。从软件验证仿真以及硬件测试的结果可以看出,本设计的IPCORE最高时钟频率可以达到25.36MHZ,综合后的面积适中,所以完全可以做为控制核集成在SOC芯片中。

论文目录

• 摘要
• ABSTRACT
• 目录
• 第一章 绪论
• 1.1 SOC和IP技术
• 1.1.1 SOC中的关键技术
• 1.1.2 IP技术
• 1.2 IP核的国内外发展现状
• 1.2.1 国外IP核发展状况
• 1.2.2 国内SOC IP核技术的发展
• 1.3 课题研究的意义
• 第二章 IP设计方法与流程
• 2.1 IP设计的风格
• 2.2 软核的优势
• 2.3 研究方法以及技术路线
• 第三章 控制核总体构架设计
• 3.1 控制器核的整体结构
• 3.2 指令集分析以及实现
• 3.2.1 CISC指令系统
• 3.2.2 RISC指令系统
• 3.2.3 指令类型的分析
• 3.2.4 指令寻址方式的分析
• 3.3 MCU核的模块划分
• 第四章 控制器各个模块的设计以及模块功能验证
• 4.1 时序设计
• 4.2 ALU单元的实现
• 4.2.1 加/减模块
• 4.2.2 乘法模块
• 4.2.3 除法模块
• 4.2.4 十进制调整模块
• 4.2.5 逻辑运算模块
• 4.2.6 ALU单元的整合
• 4.3 控制器单元的实现
• 4.3.1 控制器实现方式的选择
• 4.3.2 控制器实现过程
• 4.3.3 控制单元的整合
• 4.4 串口单元的实现
• 4.4.1 串口的特点
• 4.4.2 串行口的工作方式
• 4.4.3 波特率的设定
• 4.4.4 设计中时钟的选择
• 4.5 计数器/定时器单元的实现
• 4.5.1 方式控制寄存器
• 4.5.2 计数器/定时器的工作方式
• 4.6 存储器单元的实现
• 4.7 MCUIP的整合
• 第五章 IP CORE的综合、仿真验证和性能分析
• 5.1 RTL级仿真
• 5.2 逻辑综合
• 5.2.1 综合的定义
• 5.2.2 综合的过程
• 5.2.3 本设计综合过程
• 5.2.3.1 设置综合约束
• 5.2.3.2 综合结果
• 5.3 硬件验证
• 5.3.1 验证流程
• 5.3.2 硬件验证时序
• 结论
• 本文创新点
• 参考文献
• 致谢
• 在学校期间发表的学术论文与研究成果
• 附件 1 测试用例
• 附件 2 测试结果