基于ARM软核的AHB-PC Card主机端IP核控制寄存器关键模块设计

论文摘要

随着集成电路工艺的发展，以及设计方法学的不断演进，SoC系统已在信息产业的各领域得到广泛应用，其中基于ARM处理器的SoC系统占据着主导地位。通过在SoC系统上实现便携式总线接口，可以使系统的功能得到方便的扩展，PC卡接口作为一种在笔记本上广泛使用的接口，可支持实现多种PC卡应用，从而完成系统功能的扩展，将该接口集成在基于ARM的嵌入式系统中，具有重要的应用价值。本论文以科研项目《PCMCIA Host IP核设计》课题为依托，完成从AHB总线到PC Card接口的IP核设计，可为基于ARM的SoC系统扩展PC卡热插拔接口。本IP核在开发过程，依照先进的设计方法学以及其流程规范，并借助先进的EDA工具，保证质量提高效率。目前本IP核已经过较充分的功能仿真验证，符合规格要求，达到了较为理想的代码覆盖率，在基于ARM处理器的Linux操作系统下开发了本IP核驱动，并在FPGA平台上进行原型测试。本论文首先对SoC系统的国内外发展现状作了概述，并对基于ARM处理器的嵌入式系统的应用情况作了简述，而后对本IP核涉及到的AMBA总线协议架构、PC Card接口协议进行了介绍，在此基础上对IP核的规格、总体设计以及模块划分进行了描述，并对其中的控制寄存器模块设计进行了详细描述，叙述了控制寄存器部分设计过程中可重用的考虑。而后，对本IP核的功能仿真验证环境进行了描述，分析了控制寄存器部分的验证结果，并对该模块代码覆盖率情况进行了讨论，最后对本IP核在FPGA平台上的原型测试环境，以及软件环境进行了描述。

论文目录

• 摘要
• Abstract
• 第一章 引言
• 1.1 SoC系统与护核设计国内外发展现状
• 1.2 基于ARM处理器的SoC系统国内外发展现状
• 1.3 本论文的课题背景以及本人工作
• 1.4 本论文的内容安排
• 第二章 相关总线协议概述
• 2.1 片上总线概述
• 2.2 AMBA总线架构
• 2.3 板级总线概述
• 2.4 PC Card标准
• 2.4.1 16-bit PC Card接口简介
• 2.4.2 CardBus接口简介
• 2.4.3 热插拔机制
• 2.5 本章小节
• 第三章 AHB-PC Card Host IP核系统结构设计
• 3.1 AHB-PC Card Host IP核的规格
• 3.2 AHB-PC Card Host IP硬件结构总体设计
• 3.2.1 AHB-CardBuS数据通路
• 3.2.2 IP核控制部分
• 3.2.3 CardBus-AHB数据通路
• 3.3 本章小节
• 第四章 控制寄存器关键模块设计与实现
• 4.1 控制寄存器模块硬件结构
• WRAP作业传输拆分模块设计'>4.2 AHS_WRAP作业传输拆分模块设计
• WRAP模块功能描述'>4.2.1 AHS_WRAP模块功能描述
• WRAP模块功能实现'>4.2.2 AHS_WRAP模块功能实现
• 4.3 VLD ACK控制寄存器访问握手模块
• ACK模块功能描述'>4.3.1 VLD_ACK模块功能描述
• ACK模块接口信号'>4.3.2 VLD_ACK模块接口信号
• ACK模块功能实现'>4.3.3 VLD_ACK模块功能实现
• MUX地址译码以及数据复用模块'>4.4 DEC_MUX地址译码以及数据复用模块
• MUX模块功能描述'>4.4.1 DEC_MUX模块功能描述
• MUX模块接口信号'>4.4.2 DEC_MUX模块接口信号
• MUX模块功能实现'>4.4.3 DEC_MUX模块功能实现
• BANK寄存器组模块设计'>4.5 REG_BANK寄存器组模块设计
• BANK模块功能描述'>4.5.1 REG_BANK模块功能描述
• BANK模块接口信号'>4.5.2 REG_BANK模块接口信号
• BANK模块功能实现'>4.5.3 REG_BANK模块功能实现
• CFG卡间接配置模块'>4.6 CARD_CFG卡间接配置模块
• CFG模块功能描述'>4.6.1 CARD_CFG模块功能描述
• CFG模块接口信号'>4.6.2 CARD_CFG模块接口信号
• STAGE下行同步模块设计'>4.7 DOWN_STAGE下行同步模块设计
• STAGE模块功能描述'>4.7.1 DOWN_STAGE模块功能描述
• STAGE模块接口信号'>4.7.2 DOWN_STAGE模块接口信号
• STAGE模块功能实现'>4.7.3 DOWN_STAGE模块功能实现
• STAGE上行同步模块设计'>4.8 UP_STAGE上行同步模块设计
• STAGE模块功能描述'>4.8.1 UP_STAGE模块功能描述
• STAGE模块接口信号'>4.8.2 UP_STAGE模块接口信号
• STAGE模块功能实现'>4.8.3 UP_STAGE模块功能实现
• MNG状态变化检测模块'>4.9 EVENT_MNG状态变化检测模块
• MNG模块功能描述'>4.9.1 EVENT_MNG模块功能描述
• MNG模块接口信号'>4.9.2 EVENT_MNG模块接口信号
• MNG模块功能实现'>4.9.3 EVENT_MNG模块功能实现
• MNG中断控制模块'>4.10 INT_MNG中断控制模块
• MNG模块功能描述'>4.10.1 INT_MNG模块功能描述
• MNG模块接口信号'>4.10.2 INT_MNG模块接口信号
• MNG模块功能实现'>4.10.3 INT_MNG模块功能实现
• PULSE上行单脉冲模块设计'>4.11 UP_PULSE上行单脉冲模块设计
• PULSE模块功能描述'>4.11.1 UP_PULSE模块功能描述
• PULSE模块接口信号'>4.11.2 UP_PULSE模块接口信号
• PULSE模块功能实现'>4.11.3 UP_PULSE模块功能实现
• PULSE下行单脉冲模块设计'>4.1 2 DOWN_PULSE下行单脉冲模块设计
• PULSE模块功能描述'>4.12.1 DOWN_PULSE模块功能描述
• PULSE模块接口信号'>4.12.2 DOWN_PULSE模块接口信号
• PULSE模块功能实现'>4.12.3 DOWN_PULSE模块功能实现
• 4.13 本章小节
• 第五章 控制寄存器模块设计与验证与测试
• 5.1 控制寄存器模块功能仿真验证方案
• 5.1.1 AHB-PC Card Host IP功能仿真验证环境
• 5.1.2 控制寄存器部分功能仿真验证测试用例及结果分析
• 5.1.3 控制寄存器模块EDA仿真验证代码覆盖率分析
• 5.2 IP核FPGA平台原型测试方案
• 5.2.1 AHB-PC Card Host IP核FPGA原型平台
• 5.2.2 软件测试环境
• 5.3 本章小节
• 第六章 结论与展望
• 6.1 结论
• 6.2 下一步工作任务
• 6.3 展望
• 致谢
• 参考文献
• 个人简历、在学期间的研究成果及发表的学术论文