基于FPGA的QDPSK调制解调技术的研究及实现

论文摘要

现代通信系统要求通信距离远、通信容量大、传输质量好。作为其关键技术之一的调制解调技术一直是人们研究的一个重要方向。用FPGA实现调制解调器具有体积小、功耗低、集成度高、可软件升级、抗干扰能力强的特点，符合未来通信技术发展的方向。论文从以下几个方面讨论和实现了基于FPGA的调制解调系统。论文首先介绍了调制解调系统的发展现状及FPGA的相关知识。然后介绍了几种常见的相位调制解调方式，重点是QDPSK调制解调系统的理论算法。论文重点介绍了QDPSK解调调制系统的具体实现。首先，在在MATLAB环境下对系统里的每个子模块完成了功能仿真，并取得满意的仿真结果；其次，在QDPSK调制解调系统功能仿真正确的基础上，对每个模块的功能编写C++算法，并且验证了算法的正确性和可实现性；最后，在altera公司的FPGA开发平台QuartusⅡ6.0上，采用Verilog硬件描述语言对QDPSK调制解调系统实现了时序仿真和综合仿真。

论文目录

• 摘要
• Abstract
• 目录
• 1 绪论
• 1.1 研究背景及其意义
• 1.2 数字化调制解调技术的现状发展及应用
• 1.3 FPGA的发展以及设计流程
• 1.4 本文主要研究内容与结构
• 2 调制解调方案的选取及实现平台
• 2.1 调制解调方案的比较及选取
• 2.1.1 2PSK和2DPSK
• 2.1.2 QDPSK,OQPSK与π/4QPSK
• 2.1.3 方案确定
• 2.2 QDPSK调制解调算法
• 2.3 系统开发语言Verilog HDL简介
• 2.4 Altera公司的Quartus Ⅱ6.0开发平台
• 2.4.1 Quartus Ⅱ6.0开发平台简介
• 2.4.2 Quartus Ⅱ6.0的开发流程
• 2.5 本章小节
• 3 系统方案设计及MATLAB的实现
• 3.1 系统总体设计简介
• 3.1.1 QDPSK调制系统
• 3.1.2 QDPSK解调系统
• 3.2 系统功能分析与模块划分
• 3.2.1 QDPSK调制模块
• 3.2.2 QDPSK解调模块
• 3.3 QDPSK调制系统的设计实现及MATLAB实现
• 3.3.1 串/并转换器的设计与实现
• 3.3.2 差分编码器的设计与实现
• 3.3.3 数控振荡器（NCO）的设计与实现
• 3.3.4 乘法器的设计与实现
• 3.4 加高斯白噪声之后的信号
• 3.5 解调系统设计与实现
• 3.5.1 数字下变频模块的设计与实现
• 3.5.2 同步模块的设计及实现
• 3.5.3 抽样判决模块的设计与实现
• 3.5.4 差分解码模块及并/转换串的设计与实现
• 3.6 本章小节
• 4 QDPSK调制解调的C++实现
• 4.1 概述
• 4.2 QDPSK调制解调系统的C++具体实现
• 4.2.1 C++调制功能的具体实现
• 4.2.2 C++解调功能的具体实现
• 4.2.3 参数设置
• 4.2.4 主要实现函数功能介绍
• 4.2.5 实现结果
• 4.3 本章小节
• 5 QDPSK调制解调器的Verilog HDL实现
• 5.1 概述
• 5.1.1 具体实现概述
• 5.1.2 系统主要参数
• 5.2 QDPSK调制系统的Verilog HDL实现
• 5.2.1 串/并转换模块
• 5.2.2 差分编码器模块
• 5.2.3 数控振荡器（NCO）模块
• 5.2.4 载波调制模块
• 5.2.5 QDPSK调制系统的具体实现原理框图
• 5.3 QDPSK解调系统的Verilog HDL实现
• 5.3.1 乘法器模块
• 5.3.2 低通滤波器模块
• 5.3.3 数控振荡器（NCO）模块
• 5.3.4 同步模块
• 5.3.5 抽样判决模块
• 5.3.6 差分解码及并/串转换模块
• 5.3.7 QDPSK解调系统的具体实现原理框图
• 5.4 系统调试总结
• 5.5 本章小节
• 6 结论及展望
• 6.1 结论
• 6.2 展望
• 致谢
• 参考文献