数字电路测试压缩方法研究

论文题目: 数字电路测试压缩方法研究

论文类型: 博士论文

论文专业: 计算机系统结构

作者: 韩银和

导师: 李晓维

关键词: 集成电路,系统芯片,测试激励压缩,测试响应压缩,扫描设计,自动测试向量生成,不关心位,未知位,卷积码

文献来源: 中国科学院研究生院（计算技术研究所）

发表年度: 2005

论文摘要: 测试压缩在保障测试质量前提下，能有效地减少数字集成电路的测试数据量和测试时间。它作为弥补测试能力提升速度和摩尔定律之间的差距的成功探索，有着巨大的理论价值和实践意义，广受学术界和工业界的关注。根据测试数据性质的不同，测试压缩可分为测试激励压缩和测试响应压缩两个方面。本文在激励压缩和响应压缩两方面都开展了工作，提出了多种压缩方法和电路原型，并使用一些自组装的大电路和工业界电路对这些方法和原型进行了验证。本文的创新点有： 1．提出了Variable-Tail编码，并应用Variable-Tail编码进行激励压缩。Variable-Tail是一种变长-变长的编码，如果向量中不关心位密度比较高，Variable-Tail压缩率比Golomb更高。测试功耗可以和测试压缩协同优化，本文提出了一种有效海明距离排序算法，该排序算法改善了测试向量中的游程分布，使其同时有利于测试压缩和测试功耗优化。实验结果表明，同时使用Variable-Tail编码和海明距离排序算法后的压缩效果，已经非常接近于预测性编码压缩率的理论上界(两者平均差值在1.26％左右)，测试功耗也仅为优化前的80％。 2．提出了数字芯核的并行外壳设计。芯核串行外壳设计会带来功耗和测试时间方面的代价。在测试向量不关心位分布规律研究中，发现了扫描切片重叠和部分重叠现象。多个重叠的扫描切片可以使用同一组寄存器值来装载，这就大大减少了实际需要移入扫描链的数据量。同时，并行对扫描链进行赋值可以减少测试功耗。实验结果表明，使用并行外壳设计后，测试时间可以减少到串行外壳设计的2／3，测试功耗减少到串行外壳设计的1／15。 3．提出了3X压缩结构，这是本文的主要贡献。3X压缩结构由X—Config激励压缩技术、X-Balance测试生成和扫描设计技术、X-Tolerant响应压缩技术三部分组成。X-Config激励压缩技术使用周期可重构MUXs网络作为解码电路，相对于采用固定连接关系的Illinois扫描结构，周期可重构MUXs网络中的连接关系可以周期性重构，能提供更高的故障覆盖率和向量压缩率。X-Balance测试生成技术将动态压缩、无损压缩、扫描设计、MUXs网络设计四者作为整体统一考虑，应用了反向向量约简算法和基于确定位的扫描设计算法，进一步提高了压缩率。X-Tolerant响应压缩技术使用一个单输出的卷积编码压缩电路作为压缩电路。由于是单输出，所以总能保证最大压缩率。为了增强对响应数据中未知位的容忍能力，提出了多重量基本校验矩阵生成算法，该算法对具有未知位聚簇效应的响应数据特别有效。

论文目录:

中文摘要

英文摘要

目录

插图目录

表格目录

第一章 引言

1.1 数字电路测试

1.1.1 故障模型

1.1.2 自动测试向量生成

1.1.3 扫描设计

1.1.4 内建自测试

1.1.5 处理器测试

1.1.6 测试功耗

1.1.7 测试压缩

1.2 系统芯片测试

1.3 本文的贡献及章节安排

第二章 数字电路测试压缩方法

2.1 测试数据中的X位

2.2 测试激励压缩方法

2.2.1 测试激励压缩方法的分类

2.2.2 编码压缩方法

2.2.3 广播式压缩方法

2.2.4 逻辑变换压缩方法

2.3 测试响应压缩方法

2.3.1 空间压缩

2.3.2 时间和空间组合压缩

2.4 测试压缩体系结构

2.5 小结

第三章 Variable-Tail编码及测试数据压缩

3.1 测试压缩中的编码设计

3.2 Run-Length和Golomb编码

3.2.1 Run-Length编码

3.2.2 Golomb编码

3.2.3 编码小结

3.3 Variable-Tail编码

3.3.1 Variable-Tail编码介绍

3.3.2 解码器结构

3.4 Variable-Tail编码分析

3.4.1 压缩率分析

3.4.2 测试时间分析

3.5 测试功耗优化

3.5.1 待测电路上测试功耗分析和优化

3.6 测试数据压缩和测试功耗的协同优化

3.7 实验数据分析

3.8 小结

第四章 数字芯核并行外壳设计

4.1 芯核外壳设计

4.2 串行外壳设计的代价

4.3 扫描切片重叠和部分重叠

4.4 并行外壳设计方法

4.4.1 两阶段测试向量处理

4.4.2 测试功耗优化

4.5 实验数据分析

4.6 小结

第五章 3X压缩结构中X-Config激励压缩

5.1 3X压缩结构

5.1.1 3X压缩结构框架

5.1.2 3X压缩结构软件原型系统接口

5.2 X-Config测试激励压缩技术

5.2.1 广播式压缩方法

5.2.2 X-Config技术及解压缩电路结构

5.3 周期可重构MUXs网络的自动综合算法

5.4 测试压缩率分析

5.5 小结

第六章 3X压缩结构中X-Balance测试生成和扫描设计

6.1 动态和无损协同压缩技术研究

6.2 针对三类芯核的X-Balance测试生成和扫描设计

6.2.1 针对硬核的测试生成

6.2.2 针对灰核的X-Balance测试生成

6.2.3 针对软核的X-Balance测试生成和扫描设计

6.3 缩性能分析

6.4 小结

第七章 3X压缩结构中X-Tolerant响应压缩

7.1 无混淆压缩和实际失效芯片中错误位分布

7.2 卷积码背景介绍

7.3 改进的(n,n-1,m,d)卷积码设计

7.4 压缩电路的两种不同实现形式

7.5 低未知位掩盖概率设计

7.6 诊断设计

7.7 混淆率方面的一些实验结果

7.8 小结

第八章 3X压缩结构性能分析

8.1 用于评估分析的基准电路和向量

8.2 3X压缩结构开销分析

8.2.1 X-Config解压缩电路时序和面积开销分析

8.2.2 X-Tolerant卷积编码压缩电路的面积开销分析

8.3 3X压缩结构和多种方法、原型系统的比较

8.3.1 和纯全扫描结构的比较

8.3.2 和UIUC大学Illinois扫描结构的比较

8.3.3 和Duke大学的相关研究比较

8.3.4 和X-Compact的比较

8.4 3X压缩结构在工业实践中的应用

8.5 小结

第九章 结语

9.1 本文的主要贡献

9.2 测试压缩研究发展趋势

9.3 今后的工作设想

参考文献

中英文术语对照

致谢

发表论文目录

作者简历

发布时间: 2006-12-29

参考文献

• [1].Mass-Storage SOC片上集成系统研究与实现[D]. 楼向雄.浙江大学2004
• [2].SoC低成本测试技术与实现方法研究[D]. 方建平.西安电子科技大学2006
• [3].集成电路低功耗内建自测试技术的研究[D]. 王义.贵州大学2009
• [4].片上网络测试关键问题研究[D]. 欧阳一鸣.合肥工业大学2013
• [5].SoC测试资源优化方法研究[D]. 邵晶波.哈尔滨工程大学2008
• [6].系统芯片测试优化关键技术研究[D]. 俞洋.哈尔滨工业大学2008
• [7].基于SOC架构的可测性设计方法学研究[D]. 徐磊.清华大学2002
• [8].SoC测试中数据压缩与降低功耗方法研究[D]. 商进.哈尔滨理工大学2012
• [9].数字电路低费用低功耗测试技术研究[D]. 王伟征.湖南大学2011
• [10].基于硅通孔连接的三维集成电路测试方法研究[D]. 神克乐.清华大学2015

相关论文

• [1].集成电路寄存器传输级故障模型与测试生成研究[D]. 杨修涛.中国科学院研究生院（计算技术研究所）2006
• [2].数字电路的故障测试模式生成方法研究[D]. 刘歆.华中科技大学2004
• [3].集成电路功耗估计及低功耗设计[D]. 徐勇军.中国科学院研究生院（计算技术研究所）2006
• [4].时序电路测试产生中一些关键技术的研究[D]. 王仲.中国科学院研究生院（计算技术研究所）1999
• [5].基于RTL行为模型的测试产生及时延测试方法[D]. 李华伟.中国科学院研究生院（计算技术研究所）2001
• [6].逻辑电路的等价性检验方法研究[D]. 李光辉.中国科学院研究生院（计算技术研究所）2005
• [7].集成电路寄存器传输级测试生成[D]. 尹志刚.中国科学院研究生院（计算技术研究所）2003
• [8].异步时序电路测试生成研究[D]. 姚志江.中国科学院研究生院（计算技术研究所）2001
• [9].基于寄存器传输级层次模型的测试生成研究[D]. 高燕.中国科学院研究生院（计算技术研究所）2003
• [10].VLSI扫描测试中的低功耗测试方法研究[D]. 王伟.合肥工业大学2007

标签：集成电路论文;  系统芯片论文;  测试激励压缩论文;  测试响应压缩论文;  扫描设计论文;  自动测试向量生成论文;  不关心位论文;  未知位论文;  卷积码论文;