基于TMS320VC5402的静态图像采集与压缩

论文摘要

随着微电子技术、计算机技术、通信技术飞速发展,图像作为信息载体被广泛应用,这使得人们对图像信息处理与传输的需求越来越迫切。同时,随着DPS芯片集成度、运算速度、数据吞吐率等性能的不断提高,它已被广泛地应用于许多图像处理与传输领域。本文所描述的数字图像压缩系统,运用了数字图像压缩技术,实现静止图像的采集、压缩和存储,然后传送到计算机上进行后续处理。文章首先对系统的总体方案进行了设计,确定了以TMS320VC5402作为主处理器,以CMOS图像传感器作为信源,并引入CPLD作为逻辑控制部分的硬件方案,文章接着对整个系统的工作流程作了简要描述。在接下来的章节里,分别就系统的功能模块-作了详细的分析与设计。视频采集模块采用的主要芯片是SAA7111,文章对其性能和结构特点作了简单的介绍之后,重点分析了它通过I2C总线进行操作控制的方法,详细阐述了基于CPLD的帧存储器地址生成器的设计过程;JPEG压缩处理模块的设计是本文的另一重点,在介绍了JPEG算法的基本流程和主要步骤之后,重点就该算法在DSP上的具体实现进行了论述,并取得良好的效果。软件主要分为采集和处理两部分,论文中详细地介绍了这两个部分的工作过程和软件功能的实现,给出了详细的源程序。

论文目录

• 摘要
• ABSTRACT
• 第1章 绪论
• 1.1 选题的背景及意义
• 1.2 系统软硬件实现简介
• 1.3 主要完成的工作
• 第2章 图像采集与图像数据存储
• 2.1 图像采集和输出模块SAA7111概述
• 2.1.1 SAA7111的主要特点
• 2.1.2 SAA7111的主要原理
• 2.1.3 SAA7111主要寄存器设置
• 2.2 利用DSP对SAA7111初始化
• 2C总线的特点及基本通信协议'>2.2.1 I²C总线的特点及基本通信协议
• 2.2.2 DSP对SAA7111初始化
• 2.2.3 利用定时器实现精确定时
• 2.3 采集控制与存储地址产生电路设计
• 第3章 基于DSP的JPEG压缩编码
• 3.1 JPEG标准概述
• 3.2 JPEG基本系统
• 3.3 二维DCT算法概述
• 3.3.1 一维DCT算法
• 3.3.2 二维DCT算法
• 3.4 基于DSP的二维快速DCT变换
• 3.4.1 行列分离式的二维快速DCT变换
• 3.4.2 DCT快速变换的DSP实现
• 3.5 量化
• 3.6 Z字形编排
• 3.7 熵编码
• 3.7.1 DC系数编码
• 3.7.2 AC系数编码
• 3.8 JPEG算法的仿真结果及分析
• 3.9 JPEG算法的实时性分析
• 第4章 基于TMS320VC5402的JPEG压缩系统实现
• 4.1 存储器接口电路的设计
• 4.1.1 TMS320VC5402的存储器结构
• 4.1.2 TMS320VC5402存储器扩展方式
• 4.1.3 片外SRAM接口电路的设计
• 4.2 片外存储器片选与读写逻辑
• 4.3 TMS320VC5402输入时钟产生
• 4.4 设置等待状态产生器
• 4.5 关键引脚及多余引脚的处理
• 第5章 在线Flash烧写程序设计
• 5.1 Boot Loader概念
• 5.2 Boot Loader模式
• 5.3 并口Boot Loader原理
• 5.4 Flash在线编程的实现
• 5.4.1 Boot表的生成
• 5.4.2 SST39VF400的烧写规则
• 5.4.3 烧写程序设计
• 第6章 总结和改进
• 参考文献
• 附录1 一个MCU亮度系数JPEG主程序
• 2C总线初始化SAA7111程序'>附录2 利用DSP虚拟I²C总线初始化SAA7111程序
• 附录3 定时器中断服务程序与中断向量表
• 附录4 图2-6中模块pcount、hcount、addr的VHDL程序
• 附录5 文中利用CPLD实现功能的顶层模块图与引脚分配
• 附录6 基于DSP的静态图像压缩平台的电路图
• 致谢