论文摘要
随着集成电路工艺水平的不断提高和数字信号处理技术的不断发展,电子系统越来越依靠于数字的实现方法,尤其是在图形、视频、无线通信领域,各种SOC芯片展现出了强大的功能。但在数字设计越来越重要的时候,SOC中的模拟模块成为了限制系统性能提升的瓶颈,如在接口IP方面,同时具有高速和高精度转换特性的数模、模数转换器设计难度很高。流水线架构ADC由于能在高速与高精度模数转换器中取得很好的折中,成为高速高精度ADC设计的首选。本文基于SMIC 0.13 pm MS工艺设计实现了一个12 bit,100MS/s的高速Pipelined ADC芯片。设计的电路共由12级电路组成,第一级为前置采样保持电路,接着是10级1.5bit/stage的级单元电路,最后是2 bit Flash ADC。运算放大器采用单级结构的增益增强型套筒式架构实现,可以同时实现高带宽和高增益而又不引入大的功耗；芯片采用自举开关技术,保证了转换开关的线性度,改善了电路的谐波性能；提出了一种用于保持态的高频T型开关,可以抑制衬底偏压和高频时钟馈通对电路性能的影响；设计中采用了底极板采样技术,降低了耦合噪声对信号传输过程的影响；采用动态比较器,同时实现了高速比较和低功耗。本文完成了电路的仿真、流片和最终的芯片测试工作。Spectre仿真结果表明,电路可以达到68.4 dB的信噪失真比,无杂散动态范围为76 dB。版图面积为3.49 x 1.78mmxmm.芯片测试结果表明,SNR为48.48 dB,有效位数为7.76位,谐波失真为54.3 dB,无杂散动态范围为58.67 dB,INL为59LSB, DNL为12 LSB。芯片功能正确。运算放大器的增益非线性是流水线ADC中非线性误差产生的重要来源。本文对一种改善ADC非线性误差的数字校准算法进行了研究。在Matlab中进行了行为级仿真,评估了这种方法对增益非线性误差的校准效果。