基于NiosII的通用信号源的SOPC设计与实现

论文摘要

论文研究了基于NiosII嵌入式软核处理器的通用信号源的设计与实现方法,以NiosII嵌入式软核做为中央处理器,利用FPGA的逻辑资源实现通用信号源的多种功能,构成片上可编程系统(SOPC),利用极少的硬件资源实现了可重构通用信号源。设计中通用信号源的片上可编程系统可分为两大主要部分:中心处理模块和信号发生模块。中心处理模块以NiosII嵌入式软核处理器为核心处理器,通过Avalon总线与各个组件相互通信。该系统通过开发软件直接调用组件来控制SDRAM和Flash存储器,SDRAM作为系统的内存,Flash存储器的功能则与计算机硬盘相似。连接到Avalon总线上的其他组件则必须由设计者通过编程自行定义和实现。本设计通过编程自行定义了双口RAM读写控制组件、PWM组件、键盘和LCD驱动组件。信号发生模块以FPGA内部设计的DDS模块、调制模块和FIR滤波器模块组成。该系统基本功能都在FPGA片上完成,外部辅以DA转换芯片和放大滤波等电路便可以实现宽频带、高精度、可重构的通用信号源。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 信号源的发展状况
• 1.2 本课题的研究背景
• 1.3 研究内容
• 第二章 SOPC 技术介绍及设计的总体结构
• 2.1 SOPC 技术及NiosII 嵌入式软核概述
• 2.2 基于NiosII 的SOPC 系统开发流程
• 2.3 通用信号源系统总体设计结构框图
• 第三章 信号发生模块的总体设计
• 3.1 DDS 基本原理及性能分析
• 3.1.1 DDS 基本原理
• 3.1.2 DDS 性能分析
• 3.2 DDS 模块设计
• 3.2.1 实现DDS 的三种技术方案
• 3.2.2 基于FPGA 的DDS 模块设计
• 3.3 DDS 噪声分析
• 3.3.1 DDS 的相位截断杂散噪声分析
• 3.3.2 相位截断杂散噪声的改善
• 3.4 信号调制模块的设计
• 3.4.1 幅度调制信号的产生
• 3.4.2 FM 频率调制波的产生
• 3.4.3 其他调制波形的产生
• 3.5 数字滤波器模块的设计
• 3.5.1 直接I 型FIR 滤波器原理及设计模型
• 3.5.2 Matlab 滤波器设计工具求解滤波器参数
• 3.6 波形发生模块的总体框图及仿真
• 第四章 SOPC Builder 自定义组件的设计
• 4.1 Avalon 交换式总线
• 4.1.1 Avalon 总线简介
• 4.1.2 Avalon 总线规范
• 4.2 自定义组件的开发
• 4.2.1 自定义组件的开发流程
• 4.2.2 自定义组件硬件与软件的设计
• 4.3 双口RAM 驱动组件的设计
• 4.4 PWM 组件设计
• 4.5 LCD 驱动组件与键盘控制组件的设计
• 4.5.1 LCD 显示接口控制组件的设计
• 4.5.2 自定义键盘控制接口
• 第五章 基于NiosII 软核处理器的信号源的系统硬件设计
• 5.1 信号源的核心处理模块
• 5.2 信号源的数模转换
• 5.3 信号源输出端的滤波与放大
• 5.3.1 椭圆低通滤波器的设计
• 5.3.2 功率输出级的设计
• 第六章 总结
• 致谢
• 参考文献
• 附录