基于FPGA的稀疏矩阵向量乘的优化研究与实现

论文摘要

稀疏矩阵向量乘(SMVM)运算是许多工程计算与科学计算的核心,近年来随着FPGA的广泛应用,基于FPGA平台的SMVM运算研究工作也在不断地深入。针对FPGA特有的并行性,研究者们提出了很多利用硬件逻辑实现的运算结构并且获得了比较好的运算性能。但是这些运算结构也存在着片上资源利用率低灵活性差的缺点。本文利用软硬件协同设计的思想对一种典型的硬件逻辑运算结构进行了优化,设计出了多核加协处理单元的运算结构,并且利用该结构实现了SMVM运算系统。本文首先介绍了SMVM运算研究的背景与概况,接着介绍了SMVM运算涉及到的基本概念。通过对Microblaze软核处理器FSL总线扩展的介绍,给出了利用FSL总线实现硬件加速以及多核系统的方法。然后对硬件逻辑实现的二叉树运算结构进行了分析,同时对乘法器个数为四的二叉树运算结构进行了优化,给出了多核加协处理单元的运算结构。本文在优化过程中使用了分解的方法,采用多个处理器对分解出来的协处理单元进行控制,实现了软件方式调用硬件。最后本文利用多核加协处理单元的运算结构实现了SMVM运算系统,并对该系统进行了仿真分析。

论文目录

• 摘要
• ABSTRACT
• 第1章 绪论
• 1.1 本课题的研究背景
• 1.2 本课题的研究概况
• 1.3 本课题的研究思路与方法
• 1.4 本文的结构与安排
• 第2章 相关的工作
• 2.1 FPGA
• 2.2 硬件描述语言Verilog HDL
• 2.3 SOC 和SOPC
• 2.3.1 SOC 和SOPC 概述
• 2.3.2 软核处理器
• 2.3.3 协处理单元
• 2.3.4 片上多核
• 2.4 本章总结
• 第3章 稀疏矩阵向量乘（SMVM）的相关内容
• 3.1 稀疏矩阵向量乘的定义
• 3.2 稀疏矩阵的存储格式
• 3.2.1 三元组存储格式
• 3.2.2 CSR 存储格式
• 3.3 稀疏矩阵中非零元素的浮点表示
• 3.4 本章总结
• 第4章 Microblaze 处理器的FSL 总线扩展
• 4.1 Microblaze 处理器
• 4.2 FSL 总线
• 4.2.1 FSL 总线信号
• 4.2.2 FSL 总线的操作
• 4.3 利用FSL 总线实现硬件加速
• 4.4 利用FSL 总线构建多核系统
• 4.5 本章总结
• 第5章 基于FPGA 的SMVM 运算结构的优化
• 5.1 二叉树运算结构的分析
• 5.2 二叉树运算结构的优化
• 5.2.1 优化方式的选择与分析
• 5.2.2 多核加协处理单元的运算结构
• 5.3 本章总结
• 第6章 基于优化结构的SMVM 运算系统的FPGA 实现
• 6.1 实现平台与开发工具介绍
• 6.2 SMVM 运算系统的实现流程
• 6.3 SMVM 运算系统实现的硬件部分
• 6.3.1 协处理单元1 与协处理单元2 的实现
• 6.3.2 协处理单元3 的实现
• 6.3.3 协处理单元4 的实现
• 6.3.4 完整的硬件部分结构图
• 6.4 SMVM 运算系统实现的软件部分
• 6.4.1 协处理单元的驱动程序
• 6.4.2 硬件模块之间的通信程序
• 6.5 本章总结
• 第7章 仿真分析与对比
• 7.1 仿真环境的设定
• 7.2 协处理单元性能仿真分析与对比
• 7.3 SMVM 运算系统性能仿真分析与对比
• 7.3.1 稀疏矩阵读取仿真分析与对比
• 7.3.2 乘法器利用率仿真分析与对比
• 7.3.3 硬件加速性能仿真分析与对比
• 7.4 本章总结
• 第8章 总结
• 致谢
• 硕士研究生期间的研究成果情况
• 参考文献