论文摘要
随着半导体制造技术,以及电路技术的迅速发展,CMOS图像传感器(CIS)在暗电流、噪声、填充因子和动态范围方面的不足被大大改进,并以其低成本、低功耗、易集成和读取灵活等优点广泛应用于消费类数码产品、医学、工业监控等诸多领域,逐步取代CCD图像传感器的主流地位。随着像素阵列增大,图像传感器分辨率增加,“高速”成为CMOS图像传感器发展的新趋势。针对CMOS图像传感器对大数据吞吐量和高图像质量的要求,本文分析和比较了三种不同类型的数字CMOS图像传感器,最终选择半并行工作、处理速度较高、图像质量较好、并特别适合于像素阵列扩展的列并行处理系统。针对具体的高速应用领域,设计实现了两种不同结构的数字CIS高速列并行处理系统,对于VGA级别,可实现30～1400帧/秒不等的高帧频。一种为集成了单斜模数转换器的较高速低功耗列并行处理系统;另一种为集成了RSD循环模数转换器、低电压差分输出(LVDS)和锁相环(PLL)的高速列并行处理系统。详细阐述了两种列并行系统的结构和工作原理,以及系统中的功能模块,包括像素、采样保持放大器、模数转换器和读出电路的结构和电路设计。在0.35μm工艺下成功的对关键模块和集成了单斜模数转换器的较高速列并行图像传感器样片进行了流片,图像传感器样片能够得到清晰的动态图像,关键模块测试数据符合设计要求,验证了电路设计的正确性。本论文的创新性工作主要有:提出了一种适用于循环ADC的采样电容负载电容交换技术。该技术利用开关电容放大器电荷转移和循环ADC循环操作的工作特点,每个周期交换采样电容和负载电容,使采样和放大工作同步进行,在不增加硬件复杂度的基础上,结合电容拆分技术,将CIS帧频提高到原来的三倍。提出了一种用于消除CIS列固定模式噪声的失调反向存储技术。该技术通过在采样过程中交叉跨接反馈电容,使得失调电压在转换过程中不累加到输出结果中,并结合双采样技术,将由像素和处理电路引入的列固定模式噪声降低到误差容限范围内。提出了一种适用于五管有源像素的复位技术。该技术采用硬复位和软复位结合的方式,利用相邻晶体管阈值电压偏差一致的特点,消除了由像素内传输管引入的、不能通过双采样技术消除的固定模式噪声,且无需额外的工艺步骤,大大降低了芯片成本。
论文目录
中文摘要ABSTRACT第一章 绪论1.1 CIS概述1.2 选题背景及意义1.3 论文内容安排1.4 论文创新点1.5 本章小结第二章 CIS系统架构选取与设计2.1 数字CIS处理系统类型2.1.1 像素级CIS处理系统2.1.2 列级CIS处理系统2.1.3 芯片级CIS处理系统2.1.4 CIS处理系统结构选择2.2 集成单斜ADC的高速低功耗CIS列并行处理系统2.3 集成RSD循环ADC的高速CIS列并行处理系统2.4 本章小结第三章 集成单斜ADC的高速低功耗CIS列并行处理系统3.1 三管有源像素3.2 消除列FPN的采样保持放大器3.2.1 消除列FPN的采样保持放大器结构设计3.2.2 消除列FPN的采样保持放大器电路设计3.3 单斜模数转换器3.3.1 单斜模数转换器的结构及工作原理3.3.2 开关电容阵列斜坡发生器3.3.3 两级失调存储比较器3.3.4 锁存器模块设计3.3.5 寄存器模块设计3.3.6 数字模块设计3.4 输出多路选择器3.5 带隙基准电压源和分压电路3.6 本章小结第四章 集成RSD循环ADC的高速CIS列并行处理系统4.1 五管有源像素4.2 RSD循环模数转换器4.2.1 循环模数转换器基本原理4.2.2 RSD循环模数转换器结构改进4.2.3 主模块电路设计4.2.4 增益提高放大器结构及电路设计4.2.5 子ADC模块结构及电路设计4.2.6 子DAC模块设计4.2.7 数字逻辑校正4.2.8 时钟产生电路设计实现4.2.9 反向失调存储技术4.2.10 电容拆分技术4.3 高速流水线数据读出技术4.4 低电压差分数据输出（LVDS）4.4.1 LVDS基本原理4.4.2 低电压LVDS设计4.5 本章小结第五章 CIS系统及关键模块测试5.1 测试系统构建5.2 测试结果5.2.1 消除列FPN采样保持放大器5.2.2 开关电容阵列斜坡发生器5.2.3 两级失调存储比较器5.2.4 单斜模数转换器5.2.5 RSD循环模数转换器5.2.6 CIS系统测试5.3 本章小结第六章 总结6.1 全文总结6.2 未来工作展望参考文献发表论文和参加科研情况说明致谢
相关论文文献
标签：图像传感器论文; 高速论文; 列并行论文; 固定模式噪声论文;
