电荷泵锁相环的模型研究和电路设计

论文摘要

本文研究了电荷泵锁相环电路的模型和电路设计。在模型研究方面，我们讨论了电荷泵锁相环经典的线性模型，离散z域模型，分析了它们对设计的意义，指出了它们可取和不足之处，并由此提出了一个新型的z域模型，给出了详细推导过程，并在频域上予以清晰的物理解释，仿真对比验证了该模型的正确性，同时指出了我们的模型能对实际电路设计提供指导和启发意义。在后续的章节中，我们运用随机理论，将振荡器在热噪声下的相位抖动建模为维纳过程，进而分析了振荡器最一般情况下的相位噪声和时间抖动之间的关系。在此基础上，结合新型z域模型求解了CP-PLL环路中的噪声抖动问题：利用复变函数中的留数定理，解析地给出不同噪声源（VCO，输入信号）情况下，PLL的抖动大小，得到了最优噪声带宽，为电路的环路参数设计提供了理论指导。在电路设计方面，为减小CP-PLL片上积分电容，我们提出了一个新型的电流模滤波器电路，该滤波器不仅大大缩减的芯片面积，并且其电路实现方式简单，与文献中报道的设计不同，它不需要有源运算放大器，悬浮电容（floating capacitor），同时具有自偏置，低电压等优势。提出了一个改进型低噪声压控振荡器电路，该VCO利用了Negative-skew结构功耗-延时积（Power×Delay）小的特点，仿真的结果表明，该结构的噪声性能可以与文献报道的设计相比拟。将上述新型电流模滤波器和Negative-skew型的VCO相结合，利用滤波器的自偏置特征，我们构建了一个带宽自适应的CP-PLL，该环路具有很强的带宽稳定性。通过电路仿真，我们看到在反馈分频比从10变化到100的过程中，该CP-PLL环路带宽变化仅为30％，而对经典的CP-PLL，这个变化将达到90％。为了进一步提高CP-PLL电路集成度，并为其提供一个高性能的参考时钟信号，我们专门设计了石英晶体振荡器电路。分析了晶振电路中偏置电流和振荡幅度的解析关系，提出了一些简单实用的电路技术和电路仿真技术。最后，我们在芯片上成功实现了以上三个电路，测试结果表明，VCO的工作频率和功耗跟电路仿真符合得很好，并具有很好抖动性能；电荷泵锁相环电路测试结果也基本上达到了目的，其功耗和抖动性能同相关文献相比较来看也具有一定的竞争力。参考时钟电路的测试结果表明，对比于市场上常见的产品，我们的设计具有功耗低，工作频率范围宽和抖动性能好的特点，完全可以为CP-PLL提供一个高性能的参考时钟信号。

论文目录

• 致谢
• 摘要
• ABSTRACT
• 第一章 引言
• 1.1 研究背景和现状
• 1.2 研究目的
• 1.3 本文的内容和贡献
• 1.4 本文的组织结构
• 参考文献
• 第二章 电荷泵型锁相环的Z域建模
• 2.1 电荷泵型锁相环的线性模型
• 2.1.1 鉴频鉴相器和电荷泵电路的线性模型
• 2.1.2 环路滤波器（LPF）
• 2.1.3 压控振荡器（VCO）的线性模型
• 2.1.4 分频器的线性模型
• 2.1.5 整数分频电荷泵型锁相环的线性分析
• 2.1.6 三阶二类CP-PLL的传递函数
• 2.1.7 环路滤波器的控制系统的解释
• 2.2 电荷泵型锁相环的离散模型
• 2.2.1 Gardner的模型
• 2.2.2 Hein的模型
• 2.2.3 新型的z域模型
• 2.3 新型z域模型对电路设计的意义
• 2.4 总结
• 参考文献
• 第三章 电荷泵锁相环中噪声抖动的z域分析
• 3.1 相位噪声和时间抖动
• 3.2 相位噪声
• 3.2.1 相位功率谱密度
• 3.2.2 电压功率谱密度
• 3.2.3 单边带相位噪声
• 3.2.4 相位噪声测试原理
• 3.3 时间抖动
• 3.3.1 周期抖动
• 3.3.2 周期对周期抖动
• 3.3.3 绝对抖动
• 3.3.4 时间抖动的测试
• 3.4 振荡器中相位噪声和时间抖动间的关系
• 3.4.1 维纳过程
• 3.4.2 维纳过程的数学引出
• 3.4.3 随机过程的功率谱
• 3.4.4 相位噪声与时间抖动的解析关系
• 3.4.5 解析关系的数值讨论
• 3.5 振荡器的相位噪声模型
• 3.6 CP-PLL中时间抖动的z域分析
• 3.6.1 留数定理
• 3.6.2 相位噪声和抖动的z域关系
• 3.6.3 VCO相位噪声和抖动的z域推导
• 3.6.4 环路的抖动和优化带宽的z域推导
• 3.7 总结
• 参考文献
• 第四章 新型电流模滤波器CP-PLL设计
• 4.1 CP-PLL电路设计中面临的挑战及应对
• 4.2 带宽自适应锁相环
• 4.2.1 自偏置技术
• 4.2.2 电流模滤波器
• 4.2.3 自偏置电流模滤波器
• 4.3 新型的自偏置电流模环路滤波器
• 4.3.1 电路原型图的提出
• 4.3.2 改进的电流模环路滤波器
• 4.4 电荷泵电路
• 4.5 环形压控振荡器（Ring-VCO）电路
• 4.5.1 Negative-skew环形振荡器
• 4.5.2 一个低噪声Negative-skew环形振荡器的设计
• 4.6 分频器电路
• 4.6.1 预分频电路（prescaler）
• 4.6.2 P和S分频器
• 4.7 鉴频鉴相器电路
• 4.8 带宽自适应CP-PLL设计
• 4.8.1 自偏置改进型电流模滤波器CP-PLL环路分析
• 4.8.2 预充电启动电路
• 4.8.3 环路仿真
• 4.9 总结
• 参考文献
• 第五章 参考时钟电路的分析和设计
• 5.1 晶体振荡器分析方法
• 5.1.1 传递函数法
• 5.1.2 分离阻抗法
• 5.2 石英晶体的电学特性
• 5.2.1 等效电路
• 5.2.2 石英晶体的频率特性
• 5.3 石英晶体振荡器的电路形式
• 5.4 石英晶体振荡器的线性分析
• 5.4.1 分离阻抗
• 5.4.2 振荡的建立和时间常数
• 5.4.3 振荡器的线性小信号分析
• 5.5 振荡器的非线性分析
• 5.5.1 弱反型（weak inversion）V～I关系
• 5.5.2 强反型V～I关系
• 5.6 石英晶体振荡器电路的设计
• 5.7 电路仿真验证
• 5.7.1 线性电阻PMOS的仿真设计
• 5.7.2 电压跟随器的仿真设计
• 5.7.3 施密特比较器的设计
• 5.8 晶体振荡器的仿真技术
• 5.8.1 电路的开环AC特性仿真分析
• 5.8.2 AC负阻特性仿真分析
• 5.8.3 瞬态阻抗的傅立叶仿真分析
• 5.8.4 瞬态时域仿真分析
• 5.9 总结
• 参考文献
• 第六章 芯片及测试
• 6.1 VCO电路的芯片及测试
• 6.1.1 VCO的调谐f～v曲线
• 6.1.2 VCO的时间抖动测试
• 6.1.3 VCO低电压特性
• 6.2 锁相环电路的芯片及测试
• 6.2.1 PLL工作范围的测试
• 6.2.2 PLL功耗的测试
• 6.2.3 PLL抖动性能的测试及比较
• 6.2.4 PLL低电压特性的测试
• 6.3 时钟电路的芯片及测试
• 6.3.1 振荡器工作频率的测试
• 6.3.2 振荡器抖动性能的测试及比较
• 6.4 总结
• 参考文献
• 第七章 总结和展望
• 7.1 结论
• 7.2 工作中的不足和展望
• 攻读博士期间发表的论文列表