光纤传输系统用超高速时钟恢复集成电路研究

论文摘要

随着通信技术的飞速发展,光纤通信成为当前研究的热点。光纤传输系统集成电路的研究则是热点中的热点。时钟数据恢复电路是光纤传输系统集成电路的关键部分,它的最高工作速率制约着整个通信系统的最高工作速率,因此超高速时钟恢复电路的研究有着举足轻重的地位。本文首先从理论上讨论了时钟恢复电路的基本原理与构造,重点放在时钟恢复电路的核心-锁相环的原理和构造上。设计了锁相环电路的行为级仿真程序。然后研究了时钟恢复电路的噪声问题,特别针对锁相环的噪声问题作了详细的分析。最后分析了超高速集成电路的一些关键问题:互连线寄生模型分析、传输线行为分析和高频补偿技术等问题。研究了注入同步锁相环式时钟恢复电路,采用0.2μm GaAs PHEMT工艺实现了工作在10Gb/s速率上的单片时钟恢复电路和预处理电路。实际测试表明,预处理电路在8-12Gb/s的频带内稳定工作,在输入速率为10Gb/s、长度为223-1伪随机序列的情况下,提取出的输出信号的均方根抖动为1.18ps。单片时钟恢复电路在输入速率为8.2Gb/s、长度为223-1伪随机序列的情况下,恢复时钟的均方根抖动仅为1.6ps。研究了电荷泵锁相环型时钟恢复电路,提出了采用半速率鉴相器、四相位环形电流控制振荡器、电荷泵和环路滤波器组成的半速率锁相环型时钟恢复电路。采用0.18μm CMOS工艺实现了5Gb/s单片时钟恢复电路。输入速率为5Gb/s长度为211-1的伪随机序列时,恢复出的时钟均方根抖动为4.7ps。研究了40Gb/s速率上的超高速时钟恢复电路设计,采用的0.2μm GaAs PHEMT工艺实现了工作在37Gb/s速率上的单片时钟恢复电路和37GHz的单片锁相环电路。37GHz的单片锁相环电路的锁定范围为32MHz,锁定时在偏离中心频率10kHz处的相位噪声为-88.83dBc/Hz。37Gb/s单片时钟恢复电路恢复出的时钟均方根抖动由测试可推知远远优于1.68ps。论文作了多项开创性的工作,在5Gb/s和10Gb/s速率上的时钟恢复电路取得了国内最优测试结果,填补了国内40Gb/s时钟恢复电路和40GHz锁相环电路研究的空白。对于我国研究具有自主知识产权的下一代光传输核心芯片有着重要的学术和实用价值。

论文目录

• 摘要
• Abstract
• 插图
• 第1章 绪论
• 1.1 光纤通信系统
• 1.1.1 光纤通信简介
• 1.1.2 光纤数字通信标准和协议
• 1.1.3 光纤传输系统
• 1.1.4 3R 再生
• 1.1.5 数字光纤通信系统的主要性能指标
• 1.2 集成电路工艺
• 1.2.1 GaAs PHEMT 工艺
• 1.2.2 TSMC 0.18 μm CMOS 工艺
• 1.3 无生产线全定制芯片设计流程
• 1.4 课题背景及课题来源
• 1.5 论文内容
• 参考文献
• 第2章 时钟恢复电路基本原理及构造
• 2.1 非归零（NRZ）数字信号特性
• 2.2 时钟恢复电路的结构
• 2.2.1 无源滤波器型时钟恢复电路
• 2.2.2 有源滤波器型时钟恢复电路
• 2.3 锁相环基本原理[3,4,5]
• 2.3.1 基本拓扑结构
• 2.3.2 环路静态特性
• 2.3.3 环路动态特性
• 2.3.4 锁相环工作频率范围
• 2.3.5 锁相环的稳定性
• 2.4 锁相环（PLL）构成部件
• 2.4.1 相位检测器（PD）
• 2.4.2 低通滤波器（LPF）
• 2.4.3 压控振荡器（VCO）
• 2.5 锁相环的行为级仿真
• 2.6 小结
• 参考文献
• 第3章 时钟恢复电路的噪声分析
• 3.1 噪声类型
• 3.1.1 电阻热噪声
• 3.1.2 场效应管噪声
• 3.1.3 电源和衬底噪声
• 3.2 定时抖动与相位噪声
• 3.3 VCO 相位噪声
• 3.3.1 相位噪声的 LTI 线性时不变模型
• 3.3.2 相位噪声的LTV 线性时变模型
• 3.3.3 VCO 相位噪声性能的优化
• 3.4 锁相环相位噪声分析
• 3.4.1 归算到输出端的输入信号相位噪声
• 3.4.2 归算到输出端的鉴相器相位噪声
• 3.4.3 归算到输出端的环路滤波器相位噪声
• 3.4.4 归算到输出端的VCO 相位噪声
• 3.4.5 归算到输出端总的相位噪声功率谱密度
• 3.4.6 环路带宽优化
• 3.5 小结
• 参考文献
• 第4章 注入同步锁相环式时钟恢复电路
• 4.1 注入锁相环原理
• 4.1.1 SO 的滤波特性
• 4.1.2 注入锁定的基本方程
• 4.1.3 注入锁相环的噪声
• 4.1.4 注入锁相的矢量解释
• 4.2 注入锁相环型时钟恢复电路设计
• 4.2.1 电路原理
• 4.2.2 预处理电路
• 4.2.3 鉴相器电路
• 4.2.4 注入同步压控振荡器
• 4.2.5 低通滤波器
• 4.2.6 输出驱动电路
• 4.2.7 版图设计
• 4.2.8 芯片测试
• 4.3 小结
• 参考文献
• 第5章 电荷泵锁相环型时钟恢复电路
• 5.1 电荷泵锁相环
• 5.1.1 频率检测的引入
• 5.1.2 鉴频鉴相和电荷泵
• 5.1.3 CPPLL 的线性模型
• 5.1.4 PFD/CP 的非理想效应
• 5.2 随机序列鉴相器
• 5.2.1 Hogge PD
• 5.2.2 Alexander PD
• 5.2.3 Pottbacker PD/FD
• 5.3 半速率电荷泵锁相环型时钟恢复电路
• 5.3.1 半速率鉴相器
• 5.3.2 四相位环形CCO
• 5.3.3 电荷泵和环路滤波器
• 5.3.4 版图设计
• 5.3.5 芯片测试
• 5.4 小结
• 第6章 40Gb/s 时钟恢复电路设计
• 6.1 超高速电路设计的几个关键问题
• 6.1.1 互连线寄生模型分析
• 6.1.2 传输线模型分析
• 6.1.3 高频补偿技术
• 6.2 40Gb/s 时钟恢复电路设计
• 6.2.1 40Gb/s 预处理电路
• 6.2.2 40GHz 鉴相器电路
• 6.2.3 40GHz 压控振荡器
• 6.2.5 低通滤波器
• 6.2.6 输出驱动电路
• 6.2.7 版图设计
• 6.2.8 芯片测试
• 6.3 小结
• 参考文献
• 第7章 总结与展望
• 7.1 本论文已取得的研究成果
• 7.2 对进一步研究工作的建议
• 致谢
• 攻读博士学位期间发表论文目录