BESIII触发快控制系统的研制

论文摘要

为了进行更精确的τ—粲物理实验研究——3-4 GeV能区精确测量和研究J／ψ和ψ′能区内的稀有衰变，并确保中国的高能物理实验装置在这个能区继续保持国际领先地位，科学家们在广泛听取国内外专家意见的基础上，将对北京正负电子对撞机和北京谱仪进行重大升级改造。改建任务是在对撞机现有隧道内新建一个储存环，采用多束团、大交叉角对撞方式，亮度将提高两个数量级，建成后的北京正负电子对撞机（BEPCⅡ）成为当前国际上最先进的双环对撞机。升级后的探测器-北京谱仪Ⅲ（BESⅢ）将大幅度提高探测器的分辨率和粒子识别能力，减少系统误差，以与BEPCⅡ的高亮度提供的高统计精度相匹配。本论文主要研究目标是研制BESⅢ触发快控制系统（FCS），它是BESⅢ触发系统的重要组成部分，也是整个谱仪的关键控制部分。它控制着探测器读出电子学系统与触发系统协同运行，使数据获取系统记录有效事例数据。本文作者在高能所触发组的指导下，在充分调研与分析国际上同类装置的快控制系统（或触发定时系统）的基础上，结合BESⅢ实际需要与目前的先进电子技术，设计了触发快控制系统，同时对相关问题作了仔细研究。本论文前两章首先阐述了国际高能物理实验装置电子技术的特点与发展，列出了本文的具体研究目标。介绍了北京正负电子对撞机和北京谱仪的升级改造规划、包括各子探测器的功能设计和期望达到的指标。分析了国际上同类装置——BaBar粒子探测器和正在建设的大型强子对撞机LHC的快控制系统，它们的设计给EESⅢ的快控制系统的功能结构设计和信号设置带来很多可借鉴之处。在介绍BESⅢ触发快控制系统之前，本文首先对其要使用的光纤高速串行传输技术所进行的详细研究予与介绍。此技术用在BESⅢ中，关心的问题有：传输误码率，线路抗干扰性，错误报告及同步恢复，延时离散度，相位稳定性和辐照损伤特性等。本文选用TI的TLK1501作为串并转换器，Agilent的HFBR-5921L作为光收发器组成了一套完整的测试环境，对以上问题进行详细研究，得出了此传输线路特性的完整资料；同时针对一些问题提出了同步自动恢复方法，延迟晃动消除方法等解决方案，为光纤串行传输技术在FCS中的正确应用打下了基础。同时，还介绍了适用于高能物理装置使用的其它串并转换芯片如Agilent 103xA-，CERN（?）等，并测试了它们的部分性能，比较了各种组合的优缺点。 BESⅢ触发快控制系统的主要任务一方面是将触发系统的快控制信号通过光纤或差分电缆下传到子探测器电子学系统和触发系统；另一方面收集子探测器电子学和触发系统上传的读出状态信号并进行处理；同时扇出BESⅢ时钟系统给出的与束团同步的41.65MHz系统时钟信号。本文详细介绍了触发快控制系统的结构和各个插件的功能。对作者的主要研制对象，也是FCS的核心——快控制主板进行了详细描述，包括电路设计、器件选择、FPGA内部的逻辑设计以及它与快控制子板的连接等。最后对快控制系统的小系统调试结果进行了介绍。为了保证时钟系统的时钟与束团同步，作者研究了时钟同步信号产生方案，

论文目录

摘要

Abstract

第一章引言

1.1 绪论

1.2 现代高能物理实验中电子学系统的特点

1.3 高能物理实验装置触发快控制系统中的重要技术

1.3.1 ASIC/ FPGA（CPLD）技术

1.3.2 光纤串行传输技术

1.3.3 高速器件与电路设计技术

1.4 本论文的研究目标

1.4.1 光纤高速串行传输技术

1.4.2 BESIII触发快控制系统

1.4.3 时钟同步信号的产生

第二章北京正负电子对撞机和北京谱仪的升级改造

2.1 北京正负电子对撞机和北京谱仪

2.2 北京正负电子对撞机和北京谱仪的升级改造

2.2.1 北京正负电子对撞机II（BEPCII）

2.2.2 北京谱仪 III（BESIII）

2.2.2.1 主漂移室

2.2.2.2 飞行时间计数器

2.2.2.3 电磁量能器

2.2.2.4 触发判选系统

2.2.2.5 数据获取系统

2.3 谱仪的快控制系统

2.3.1 BaBar粒子探测器的快控制系统

2.3.2 LHC的快控制系统

2.3.3 比较与借鉴

第三章光纤高速串行传输

3.1 并行与串行，电缆与光纤

3.2 光纤高速串行传输技术在高能物理试验装置中的应用

3.2.1 高能物理试验数据传输时的两个重要特点

3.2.2 适合高能物理装置使用的并串转换芯片与光收发器

3.3 光纤高速串行传输试验研究

3.3.1 关键问题

3.3.2 测试环境

3.3.2.1 FPGA简介

3.3.2.2 Xilinx公司的Spantan-II系列FPGA

3.3.2.3 FPGA集成软件开发环境 ISE与硬件描述语言HDL

3.3.2.4 基于VME总线的串行传输测试板

3.3.3 测试结果与解决方法

3.3.3.1 误码率测试

3.3.3.1.1 软件测试

3.3.3.1.2 硬件测试

3.3.3.1.3 其它芯片组成的串行链路误码率

3.3.3.2 抗干扰性

3.3.3.3 错误报告及同步恢复

3.3.3.4 延时离散度

3.3.3.4.1 延时定义

3.3.3.4.2 延时测试与结果分析

3.3.3.4.3 延时晃动的消除方法

3.3.3.4.4 Agilent HDMP1032A/1034A的延时测试

3.3.3.5 相位稳定性

3.3.3.6 信号质量测试

3.3.4 光纤链路辐照损伤的计算与实验研究

3.3.4.1 光纤的辐照损伤原理

3.3.4.2 光纤辐射衰减的计算

3.3.4.3 其它元件的抗辐射特性

3.3.4.4 实际辐照测试及结果分析

3.4 其他测试

3.4.1 光纤传输时钟

3.4.2 高速磁耦合

3.5 小结

第四章 BESIII触发快控制系统设计

4.1 BESIII触发快控制系统功能

4.2 VME总线

4.2.1 VME总线的功能结构

4.2.2 VME总线的针脚排列与定义

4.2.3 VME总线的特点

4.2.4 VME总线的升级概况

4.3 快控制系统结构与各插件功能

4.3.1 快控制系统结构

4.3.2 快控制信号与读出状态信号定义

4.3.3 时钟扇出板（CLKF）

4.3.4 快控制主板（FCTL）

4.3.5 快控制子板（FCDB）

4.3.6 快控制信号扇出板（FCSF）

4.3.7 触发读出控制板（TROC）

4.3.8 其它

4.4 快控制主板与控制子板的设计

4.4.1 电路板设计总体原则

4.4.2 快控制主板各功能模块设计

4.4.3 快控制主板FPGA内部逻辑设计

4.4.3.1 FPGA的选择

4.4.3.2 时钟输入

4.4.3.3 VME接口逻辑

4.4.3.4 快控制信号的产生

4.4.3.5 读出状态信号处理

4.4.3.6 光纤控制逻辑

4.4.4 快控制子板设计

4.4.5 触发快控制小系统调试及结果

4.4.5.1 串行光纤线路初始化与错误处理

4.4.5.2 延时晃动消除电路的时钟相位设置

4.4.5.3 快控制信号下发测试

4.4.5.4 读出状态信号上传及中断测试

4.5 小结

第五章时钟同步信号提取方法研究

5.1 分频引起的同步问题

5.1.1 时钟频率的确定

5.1.2 同步问题

5.2 束团感应信号的获取与处理

5.2.1 BEPCII的一些参数

5.2.2 束流位置测量系统（BPM）与PICKUP电极

5.2.3 PICKUP电极感应信号的波形

5.2.4 电极感应信号经电缆传输的衰减和畸变

5.2.5 快脉冲信号的处理

5.2.5.1 隧道二极管单稳态电路

5.2.5.2 梳状带通滤波器成形

5.2.6 信号过阈甄别

5.2.7 束团缺口信息（同步信息）的提取

5.2.7.1 高速可重触发单稳态触发器

5.2.7.2 束团缺口判定原理

5.2.8 方案a电路的总体结构

5.2.9 测试信号产生板

5.3 加速器提供的旋转频率信号

5.4 时钟分频插件简介

5.5 小结

第六章总结与改进考虑

6.1 本论文工作总结

6.2 改进考虑

参考文献

附录

附录一 8B/10B与CIMT编码表

附录二其它器件组成的光纤串行线路误码率及延时情况

附录三光纤串行高速传输测试板

附录四时钟扇出板CLKF

附录五快控制主板FCTL

附录六快控制子板FCDB

附录七快控制信号扇出板FCSF

附录八触发读出控制板TROC

附录九伪随机16位序列产生器程序

附录十快控制主板地址对应表

致谢

在学期间发表的论文

录用通知

BESIII触发快控制系统的研制

论文摘要

论文目录

相关论文文献

猜你喜欢