基于FPGA系统的ADPCM编解码应用

论文摘要

集成技术的快速发展推动了数字系统设计技术的发展。现有的数字信号处理系统设计大多基于DSP或专用ASIC芯片方案,存在以下这些问题,比如:高速性能不好,升级配置不灵活,给工程师的开发增加了难度等。在这样一个开发周期要短,成本要低,性能要好的市场督导下,这种陈旧的开发方式明显不具备市场竞争力。而可编程逻辑器件FPGA的日趋成熟与强大为语音信号处理提供了一种新的开发方式。它不但可以提高语音处理速度,同时使系统的升级与配置更加灵活。本论文研究采用FPGA系统实现ADPCM编解码的应用。ADPCM算法是一种针对16-bit声音波形数据的压缩算法,具有空间消耗低,语音质量高等特点。与以往一些研究不同的是,本论文并不是完全采用常见的C语言或者是Verilog硬件描述语言来实现ADPCM编解码,而是着重在如何结合Altera公司提供的SOPC（System-on-a-Programmable Chip）Builder和NIOSⅡ嵌入式处理器开发完成ADPCM算法。除了Verilog硬件描述语言和C语言的使用,同时还增加了NIOSⅡ系统自带的函数库的调用以及SOPC系统的创建。这是一种全新的尝试,也为音频信号的应用开发提供了一种新的方式。本论文从系统开发板的设计入手,介绍了开发板的架构和可以实现的功能,以及开发系统如何选择相关芯片和实现实际应用电路,使阅读者对整个开发系统有充分的认识。接着介绍了语音压缩编码的发展历程,现状和常用压缩算法的分类,其中重点介绍了ADPCM算法的原理。然后重点介绍了SOPC系统和NIOSⅡ嵌入式处理器的应用。其中包含,SOPC系统的创建、NIOSⅡlibrary的应用以及与Flash的通讯的程序分析等,最终实现编码、解码和语音播放的功能。同时本论文还总结了一些实际操作中遇到的困难以及解决方法和调试阶段的实用经验,希望可以提高今后的实验水平。最后,论文对本次课题中完成的工作进行了总结,对实验结果进行了评测,展望了今后要继续完成的工作。

论文目录

• 摘要
• Abstract
• 第一章 引言
• 1.1 课题背景
• 1.2 课题主要内容及意义
• 1.3 论文结构介绍
• 第二章 FPGA结构原理
• 2.1 可编程器件的历史
• 2.2 FPGA的结构特点
• 2.3 基于QuartusⅡ的FPGA开发流程
• 第三章 基于FPGA的ADPCM开发系统设计
• 3.1 系统设计思想
• 3.2 基于FPGA的ADPCM开发系统的硬件架构
• 3.2.1 FPGA主芯片
• 3.2.2 存储模块
• 3.2.3 电源模块
• 3.2.4 音频输出模块
• 3.2.5 其它控制部分
• 3.3 基于FPGA的ADPCM开发系统的软件结构
• 3.4 具体开发流程
• 第四章 ADPCM算法的FPGA实现
• 4.1 语音信号的数字化以及编解码
• 4.1.1 语音信号数字化概述
• 4.1.2 语音编码的分类
• 4.2 ADPCM算法简介
• 4.3 结合NIOSⅡ嵌入式系统实现ADPCM算法
• 4.3.1 NIOSⅡ简介
• 4.3.2 SOPC Builder简介
• 4.3.3 ADPCM编解码的具体实现
• 4.3.4 利用Flash Programmer下载PCM值
• 第五章 系统调试与功能验证
• 5.1 NIOS Ⅱ Debugger
• 5.2 音质评测
• 第六章 总结与展望
• 6.1 课题完成的工作
• 6.2 改进意见
• 6.3 结论及展望
• 参考文献
• 附录
• 致谢