3.125Gbps高速串行RapidIO数据发送器设计

论文摘要

RapidIO属于系统级互连技术,是目前世界上第一个、也是唯一的嵌入式系统互连国际标准,主要应用于高性能数字信号处理系统和嵌入式系统。其协议全部由硬件实现,与软件无关,因此与其它互连技术相比,在传输速率、路由、交换、容错纠错、使用方便性等方面都有很大优势。基于RapidIO接口传输速率快、可靠性高的特点,本文采用全定制方法设计了RapidIO数据发送器,主要工作和贡献集中体现在以下几个方面:1.分析高速串行数据传输的优势和挑战,系统介绍当下最流行的高速串行数据传输系统结构—8B/10B SerDes;研究高速互连过程中出现的信号完整性问题,重点讨论了国内外高速串行接口电路的设计实现;依据RapidIO规范1.3版本中串行物理层对其发送器的电气特性描述,结合工程需要,提出基于0.13um 1p8m CMOS工艺下RapidIO数据发送器的设计目标。2. RapidIO数据发送器的电路设计。基于高可靠性的设计要求,全部采用静态互补CMOS电路和传输管电路,不使用低阈值管,尽量避免使用大尺寸的模拟电路器件。其中,数据并串转换模块,采用多相位树型结构,相比树型结构,继承了对器件速率要求低、功耗低的优点,且克服了只能转换宽度为2N的并行输入数据的缺点;驱动模块和预加重模块,采用三态差分结构,实现驱动和预加重可编程,以适应发送器的具体应用环境,经模拟显示,分别能够提供24种驱动能力和8种预加重能力。3. RapidIO数据发送器的版图设计。在高速串行接口的匹配、寄生参数、噪声、闩锁效应、ESD保护等方面,进行版图细致优化,以实现数据传输的高性能和高可靠性。最终Hspice仿真结果显示,模拟环境为3.125Gbps速率下60cm背板传输线,配置12x驱动和5x预加重,RapidIO发送器最终输出信号摆幅可达到600mV,跳变时间以及抖动等重要指标参数均符合工程设计要求。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 课题研究背景
• 1.1.1 RapidIO与其它互连技术比较
• 1.1.2 RapidIO串行接口研究
• 1.2 国内外相关研究
• 1.3 课题主要工作
• 1.4 本文的结构
• 第二章 高速串行数据传输系统研究
• 2.1 高速串行数据传输
• 2.1.1 高速串行数据传输优势
• 2.1.2 高速串行数据传输挑战
• 2.2 SerDes系统的组成和设计
• 2.3 数据传输系统性能评估
• 2.3.1 数据率
• 2.3.2 误码率
• 2.4 本章小节
• 第三章 高速I/O接口相关原理
• 3.1 高速I/O接口理论研究
• 3.1.1 典型的高速串行接口
• 3.1.2 交流耦合传输
• 3.1.3 电压与电流传输模式
• 3.1.4 单端信号与差分信号
• 3.1.5 高低电平转换
• 3.2 高速互连与信号完整性
• 3.2.1 传输线理论
• 3.2.2 信号完整性
• 3.2.3 预加重和接收均衡
• 3.3 本章小节
• 第四章 高速串行RapidIO数据发送器电路设计
• 4.1 发送器总体设计
• 4.1.1 发送器设计目标
• 4.1.2 发送器设计总体框架
• 4.2 发送器基本电路
• 4.2.1 半静态锁存器
• 4.2.2 占空比1:4 的五分频
• 4.2.3 半速率时钟2:1 选择器
• 4.3 多相位树型并串转换电路
• 4.3.1 移位寄存器型
• 4.3.2 多相位时钟型
• 4.3.3 树型
• 4.3.4 三种结构的比较选择
• 4.4 驱动和预加重设计
• 4.4.1 三态差分电压模式驱动单元
• 4.4.2 三态差分预加重单元
• 4.4.3 驱动和预加重可编程性设计
• 4.5 发送器电源设计
• 4.5.1 带隙基准电压源
• 4.5.2 数模转换电路
• 4.6 本章小节
• 第五章 发送器版图设计
• 5.1 版图概述
• 5.1.1 闩锁效应
• 5.1.2 ESD保护
• 5.1.3 天线效应
• 5.2 发送器版图设计
• 5.2.1 整体布局
• 5.2.2 发送器版图
• 5.3 版图级验证结果
• 5.4 本章小节
• 第六章 结束语
• 6.1 回顾与总结
• 6.2 未来工作展望
• 致谢
• 参考文献
• 作者在学期间取得的学术成果
• 附录A 传输线的Hspice模型