异构多核DSP互连通信机制Qlink的研究与实现

论文摘要

多核SoC综合利用了多处理器的数据并行处理能力以及SoC的高度集成能力,在当前高性能嵌入式系统中获得广泛应用。在多核体系结构中,高效的通信机制是多核处理器获得高性能的重要保障。QDSP是一款研制中的异构多核芯片,内含四个YHFT-DSP/800内核和一个32位RISC核。在该多核芯片中设计了一种灵活的层次化互连通信结构:通过CrossBar结构实现了片内4个DSP核的星形互连,通过挂接在CrossBar上的PCI-E高速链路实现了与其他QDSP芯片的片间互连。首先,本文针对该互连通信结构,设计了基于报文的互连通信协议Qlink,它支持片内、片间读写事务,其中片内写允许多播传输,片间读写支持源路由和XY维序路由。为了支持Qlink互连通信协议,本文设计实现了DSP核间的互连通信接口link。link接口驱董DSP核内的EDMA与核间的CrossBar实现了片内和片间的批量数据传输。link接口的数据位宽为16位,包含全双工的发送器和接收器,发送器和接收器中均设有FIFO结构的缓冲器以平滑数据传输。为了实现对读事务的非阻塞处理,在link接口中设计了一个深度为4的读事务匹配动态链表。为便于用户使用,link接口设计了三种灵活的传输控制方式。在0.13微米smic工艺下对link进行了综合,面积为0.21mm2,频率可达到400MHz,功耗约为83mW。其次,对实现Qlink协议所涉及的link、CrossBar和PCI-E等通信模块进行了全面的功能验证。由于片间互连测试需要多个QDSP芯片相互配合,若全部采用RTL模型将导致模拟速度很慢;在深入分析了各通信模块的特点之后,设计了伪DSP和伪SoC模型,它们以自定义的指令序列作为激励输入。在测试的不同层次上,使用由伪模型搭建的测试平台高效地对互连通信模块进行了详尽的测试。再次,本文采用事件驱动机制设计实现了Qlink片内通信的软件模拟器。该模拟器在功能和时序上同硬件保持一致,是QDSP软件模拟器的一部分,可用来对QDSP体系结构进行性能评测。最后,对link接口的数据传输性能进行了分析。当QDSP工作在350MHz时,使用link接口进行核间数据传输的最快速度约为560MBps,达到了link接口峰值带宽700MBps的81%。当报文负载为最大值1024个字时,数据传输的额外开销约占总传输时间的3%。在QDSP的软件模拟器中实现了基于Qlink传输的二维FFT应用程序,其加速比达到3.8。因此,link接口的设计可以满足多核处理器的粗粒度数据传输需求。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 课题研究背景
• 1.1.1 单核DSP的研究现状
• 1.1.2 项目背景:异构多核QDSP
• 1.2 多核SOC的发展现状
• 1.3 多核SOC通信技术
• 1.3.1 总线共享Cache方式
• 1.3.2 片上总线
• 1.3.3 片上网络
• 1.4 本文研究的主要内容、目的及意义
• 1.5 本文的结构
• 第二章 异构多核DSP通信机制Qlink概述
• 2.1 Qlink通信机制设计思想和总体结构
• 2.1.1 设计思想
• 2.1.2 总体结构
• 2.2 拓扑结构和路由策略
• 2.2.1 拓扑结构
• 2.2.2 路由策略
• 2.3 交换技术
• 2.4 报文协议
• 2.4.1 本地报文格式
• 2.4.2 配置报文格式
• 2.4.3 全局报文格式
• 2.5 通信接口link
• 2.6 Crossbar
• 2.7 全局链路
• 2.7.1 Qlink-PCI-E协议转换桥
• 2.7.2 PCI-E协议
• 2.8 Qlink通信库函数
• 2.9 小结
• 第三章 通信接口link的设计
• 3.1 通信接口link工作原理
• 3.1.1 link模块的接口信号
• 3.1.2 Crossbar交叉开关设计简述
• 3.1.3 Qlink事务的数据流
• 3.1.4 与EDMA的交互
• 3.2 link总体结构
• 3.3 link发送器的设计
• 3.3.1 发送状态机以及事务发送步骤
• 3.3.2 发送器事务通路
• 3.3.3 报文头组装
• 3.3.4 报文数据通路
• 3.4 link接收器的设计
• 3.4.1 接收状态机以及事务接收步骤
• 3.4.2 报文头解析
• 3.4.3 读返回事务同未完成读的匹配
• Out拉低的时机'>3.4.4 接收器Ack_Out拉低的时机
• 3.5 收发时序
• 3.6 link编程接口的设计
• 3.6.1 link接口的工作寄存器
• 3.6.2 link接口的易用性设计
• 3.6.3 EDMA工作方式
• 3.6.4 查询工作方式
• 3.6.5 中断工作方式
• 3.7 小结
• 第四章 Qlink片内和片间互连通信模块的验证
• 4.1 验证方案
• 4.1.1 验证方法
• 4.1.2 验证步骤
• 4.1.3 伪DSP
• 4.2 link接口模块级验证
• 4.3 link、EDMA、QPB和PCI-E联合验证
• 4.3.1 link接口的覆盖率统计与分析
• 4.3.2 配置事务和全局事务的测试
• 4.3.3 link、QPB和CrossBar三者交互的测试
• 4.4 link部件全芯片验证
• 4.4.1 测试平台
• 4.4.2 测试纲要
• 4.5 二维FFT程序验证
• 4.5.1 单SOC上二维FFT程序验证
• 4.5.2 4SOC上二维FFT程序验证
• 4.6 小结
• 第五章 Qlink片内通信模拟器
• 5.1 模拟器概述
• 5.1.1 芯片设计与模拟器
• 5.1.2 模拟器设计方法
• 5.2 Qlink片内通信模拟器的设计
• 5.2.1 总体结构
• 5.2.2 link发送器的模拟
• 5.2.3 link接收器的模拟
• 5.2.4 CrossBar的模拟
• 5.3 异构多核QDSP模拟器介绍
• 5.4 小结
• 第六章 link的性能分析与改进
• 6.1 性能与带宽分析
• 6.1.1 第一组统计:数据源和目的都是片外SDRAM
• 6.1.2 第二组统计:数据源和目的都是片内SRAM
• 6.1.3 link接口的设计参数分析
• 6.1.4 如何高效使用link
• 6.1.5 结论
• 6.2 模拟器上的二维FFT程序性能分析
• 6.3 对通信接口link的两点改进
• 6.3.1 异步互连——Alink
• 6.3.2 双核互连——Dlink
• 6.4 小结
• 第七章 结束语
• 7.1 论文总结
• 7.2 工作展望
• 致谢
• 参考文献
• 作者在学期间取得的学术成果