基于运放共享低功耗流水线模数转换器的研究与设计

论文摘要

模数转换器是连接外部模拟世界和数字系统的核心器件，流水线ADC由于具有兼顾速度和精度的特点，成为高性能ADC的主流架构。随着CMOS工艺的不断进步以及便携式电子设备的迅猛发展，流水线ADC低功耗设计成为集成电路设计领域的研究热点。本文采用0.18μm CMOS工艺，电源电压为1.8V，针对14位100MSPS流水线ADC，利用运放共享技术进行低功耗设计。该低功耗流水线ADC第一级为2.5位结构，第二到十一流水级为1.5位/级结构，最后一级为2位Flash ADC。其中，采样保持电路和流水线第一级电路采用SMDAC（SHA merged with firstMDAC）运放共享技术；第二到十一流水级采用运放输入端复用的运放共享技术，并且将运放共享所需的开关嵌入到运放中，消除了运放共享带来的非理想效应；采用了栅压自举开关技术、电容下极板采样技术和虚拟晶体管技术减小了流水线ADC的非理想效应；完成了SMDAC等关键电路的设计。本文基于Chartered0.18μm mixed signal CMOS工艺库，对14位100MSPS低功耗流水线ADC进行仿真。电路仿真结果表明，由于采用运放共享技术，流水线ADC静态功耗由原来的335mW降低为175mW，节省了47%的功耗。当输入为49MHZ的正弦信号时，无杂散动态范围（SFDR）为93.03dB，信噪比（SNR）为80.40dB，有效位数（ENOB）为13.18位。

论文目录

• 摘要
• ABSTRACT
• 致谢
• 插图清单
• 插表清单
• 第一章 绪论
• 1.1 研究背景
• 1.2 流水线 ADC 的研究现状
• 1.3 本文的主要工作及结构
• 第二章 流水线 ADC 及低功耗技术
• 2.1 流水线 ADC 工作原理及主要参数
• 2.1.1 流水线 ADC 工作原理
• 2.1.2 流水线 ADC 主要参数
• 2.2 流水线 ADC 非理想因素
• 2.2.1 采样保持电路 SHA 的误差
• 2.2.2 运放的有限增益
• 2.2.3 运放的有限带宽
• 2.2.4 电容失配误差
• 2.2.5 电荷注入效应
• 2.2.6 时钟馈通效应
• 2.2.7 噪声
• 2.3 低功耗设计技术
• 2.3.1 电容逐级缩减技术
• 2.3.2 去除前端 SHA 技术
• 2.3.3 SMDAC 运放共享技术
• 2.3.4 普通运放共享技术
• 2.3.5 运放共享的非理想因素
• 第三章 基于运放共享流水线 ADC 设计
• 3.1 基于运放共享的流水线 ADC 架构设计
• 3.1.1 传统架构
• 3.1.2 基于运放共享的架构设计
• 3.2 采样保持电路和第一级 SMDAC 运放共享设计
• 3.3 流水线第二、三级运放共享设计
• 3.4 关键电路模块设计
• 3.4.1 流水线 ADC 各级采样电容的选取
• 3.4.2 SMDAC 中差分运放的设计
• 3.4.3 偏置电路的设计
• 3.4.4 动态锁存比较器的设计
• 3.4.5 栅压自举开关的设计
• 第四章 基于运放共享的流水线 ADC 仿真
• 4.1 SMDAC 仿真
• 4.2 第二、三级运放共享的仿真
• 4.3 流水线 ADC 模块的仿真
• 4.3.1 双输入差分运放的仿真
• 4.3.2 动态锁存比较器的仿真
• 4.3.3 栅压自举开关的设计与仿真
• 4.4 总体仿真结果
• 第五章 总结与展望
• 5.1 总结
• 5.2 展望
• 参考文献
• 攻读硕士学位期间发表的论文