甚低功耗SAR ADC的结构设计与控制技术

论文摘要

基于片上系统和微控制芯片对其内部A/D转换器的低功耗要求,本文在分析传统逐次逼近型ADC结构原理和功耗特性的基础上,尝试设计了一种新颖的甚低功耗SAR ADC电路结构,该ADC利用电荷分享技术实现数据的采样/保持和逐次逼近转换过程,同时采用了异步时序控制技术代替传统的同步时序控制方式,对SAR控制逻辑进行优化设计,使其在功耗和速度方面都达到优良的性能。采用该新型甚低功耗SAR ADC的系统结构和控制技术,从低功耗的设计角度出发,基于SMIC 0.18μm CMOS工艺,完成了一个8bit、15Msps SAR ADC的芯片电路设计,其中包括采样/保持电路、充电电容阵列,比较器,时序控制逻辑等模块。在Cadence平台上进行仿真分析,结果表明,该ADC在15Msps的采样率下正常工作,其平均功耗仅为518μW,FOM值为0.18 pJ Conv。与传统的SAR ADC相比,该新型SAR ADC不仅达到了甚低功耗的设计要求,而且其综合性能指标也大大得到了提升。通过对SAR ADC的实际电路设计与仿真,验证了本文甚低功耗SAR ADC结构和控制技术的正确性和可行性。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 本课题的研究意义
• 1.2 论文的主要目标和工作
• 1.3 论文的组织及结构
• 第二章 模数转换器概述
• 2.1 ADC 的基本工作原理及特性
• 2.1.1 ADC 的基本工作原理
• 2.1.2 ADC 的静态特性
• 2.1.3 ADC 的动态特性
• 2.2 常见ADC 结构及优缺点
• 2.2.1 Flash ADC
• 2.2.2 流水线（Pipeline）ADC
• 2.2.3 逐次逼近型（SAR）ADC
• 2.2.4 Sigma-Delta ADC
• 2.3 功耗速度分析
• 2.4 低功耗SAR ADC 的研究现状与发展趋势
• 2.5 小结
• 第三章 甚低功耗SAR ADC 的系统设计
• 3.1 传统逐次逼近ADC 的结构原理
• 3.2 新型SAR ADC 的系统结构及原理
• 3.3 异步时序控制技术
• 3.4 小结
• 第四章 甚低功耗SAR ADC 的电路实现
• 4.1 采样/保持电路设计
• 4.1.1 采样/保持电路的工作原理
• 4.1.2 采样/保持电路的性能参数
• 4.1.3 采样/保持电路的非理想效应分析
• 4.1.4 实际电路设计与仿真
• 4.2 充电电容阵列的设计
• 4.3 比较器设计
• 4.3.1 比较器的工作原理
• 4.3.2 比较器的静态特性
• 4.3.3 比较器的动态特性
• 4.3.4 基于低功耗的比较器结构设计
• 4.3.5 比较器的电路实现与仿真
• 4.4 逐次逼近控制逻辑电路设计
• 4.4.1 数字逻辑基本单元设计
• 4.4.2 时序控制逻辑设计
• 4.4.3 数据输出模块设计
• 4.5 小结
• 第五章 SAR ADC 的整体电路仿真与分析
• 5.1 整体电路仿真
• 5.2 相关参数测试
• 5.3 功耗及性能分析
• 5.4 小结
• 第六章 总结与展望
• 致谢
• 参考文献
• 在读期间研究成果
• 附录A 理想DAC 的Verilog-A 模型
• 附录B 数据记录Verilog-A 程序
• 附录C INL/DNL 计算Matlab 代码
• 附录D FFT 频谱分析Matlab 代码