VLSI受工艺参数扰动影响的若干问题研究

论文摘要

作为有史以来发展最为迅速的工业之一,半导体工业的进步使大规模集成电路的特征尺寸不断缩小、芯片集成度不断提高。如今,半导体芯片的规模已达到数亿晶体管,原来需要多个芯片共同实现的电子系统也已可以完成单片集成,这不仅使器件和电路的性能得到了提高,同时也使单位电路功能的生产成本得以下降。但是,随着器件的最小尺寸进入65nm层级,一系列复杂工艺和新材料的应用将带来随机的工艺参数扰动。这些工艺参数扰动会直接造成集成电路的关键几何尺寸及电学参数与设计标称值之间产生严重偏差,从而导致芯片性能不可预测,大大增加了集成电路的设计难度,降低了集成电路的成品率针对该情况,本文着重研究了超大规模集成电路中工艺参数扰动的问题,分别从耦合互连线传输性能分析、芯片参数成品率估计与多目标优化以及电路标称值设计优化三方面入手,依次以电路级、芯片级、系统级的角度探讨了工艺参数扰动对集成电路性能的影响。其主要的研究工作有：第一,对于均匀耦合互连线模型,利用频域方法针对互连线集总电路进行分析。该方法首先将耦合互连线模型在线元分析阶段进行复频域去耦,使原本复杂的耦合互连线模型转化为独立互连线模型。然后,利用两条独立互连线的瞬态响应关系给出了串扰噪声的时域仿真表达式,并通过实验验证了其在串扰仿真评估中的有效性。另外,考虑实际电路中激励信号不理想对耦合互连线时延分析的影响,还建立了斜阶跃信号激励下的互连线时延模型,提出了基于耦合RLC互连线集总模型的时延分析方法。对于去耦后的耦合互连线模型,该方法利用二阶矩模型及改进的一阶模型对其传递函数进行化简,并通过数值方法给出了简洁的耦合互连线时延估计表达式。实验结果表明该方法可以对斜阶跃信号激励下的均匀耦合RLC互连线时延进行有效评估。第二,针对工艺参数扰动对互连电路传输性能的影响,建立了基于工艺扰动的耦合互连线双线随机模型,提出了基于随机谱方法的互连线串扰噪声和互连时延估计方法。该方法通过主成分分析理论对工艺参数扰动的强相关性进行去耦,分别利用两种随机谱方法（随机伽辽金方法和随机点匹配方法）与多项式混沌展开相结合,对耦合互连线的串扰噪声及互连时延进行估计。然后,通过复逼近及数值计算方法给出了工艺参数扰动下耦合RLC互连线串扰及时延估计的有限维表达式。此外,考虑多根互连线间的寄生耦合效应,还建立了多互连线耦合的RLC随机模型。根据该模型的求解规模,采用有效的随机谱方法对多耦合互连线的互连时延进行分析,最终利用数值方法推导出了相应的互连时延时域表达式。第三,考虑工艺参数扰动对大规模集成电路参数成品率估计的影响,提出了基于切比雪夫仿射技术的参数成品率估计方法。该方法针对通常工艺参数相关性未知的情况,利用仿射技术得到了漏电功耗及芯片时延的CDF上下边界,并通过此分布边界估计了漏电功耗成品率和芯片时延成品率。随后,在该参数成品率估计方法的基础上,又提出了基于自适应加权求和的成品率多目标优化方法。这种优化方法同时将相互制约的漏电功耗成品率及芯片时延成品率作为优化目标建立了功耗-时延优化模型,并通过自适应加权求和方法对该模型进行细化求解,以达到功耗成品率及时延成品率的均衡优化,从而得到了一组分布均匀的帕雷托优化解。实验结果表明,该方法可以有效的解决传统优化方法在帕雷托曲线变化率较小的地方求解不到优化解的问题,使设计者可以根据对漏电功耗成品率及芯片时延成品率的不同要求弹性的选择最佳优化解。最后,考虑工艺参数扰动概率分布的不确定性,提出了一种同时考虑参数域及性能域设计参数的鲁棒性量化方法。该方法从输出端性能限制条件入手,根据后向映射及前向映射方法定义设计空间及性能空间的可接受域作为设计参数的鲁棒性指标,并利用基于范数距离的度量方法对工艺参数扰动下的设计参数及性能波动进行了鲁棒性量化。随后,在该鲁棒性量化方法的基础上,又提出了一种基于替代模型管理框架的集成电路鲁棒性优化方法。该方法同时考虑具有相互制约特性的参数鲁棒性及性能鲁棒性建立集成电路鲁棒性的双目标优化模型,并利用替代函数使集成电路的鲁棒性在参数域及性能域内达到均衡优化。

论文目录

• 摘要
• Abstract
• 目录
• 1 绪论
• 1.1 选题背景与意义
• 1.2 工艺参数扰动对VLSI的影响
• 1.2.1 工艺参数扰动对互连线的影响
• 1.2.2 工艺参数扰动对参数成品率估计与优化的影响
• 1.2.3 工艺参数扰动对集成电路标称值设计优化的影响
• 1.3 VLSI工艺参数扰动问题的研究现状
• 1.3.1 互连线工艺参数扰动问题的研究现状
• 1.3.1.1 确定性模型的研究现状
• 1.3.1.2 工艺参数扰动问题的研究现状
• 1.3.2 参数成品率估计与优化中工艺参数扰动问题的研究现状
• 1.3.3 集成电路标称值设计优化中工艺参数扰动问题的研究现状
• 1.4 论文组织结构
• 1.5 主要工作与创新点
• 2 均匀耦合互连线的传输性能分析
• 2.1 去耦方法
• 2.2 均匀耦合互连线的串扰噪声分析
• 2.2.1 互连线串扰噪声估计
• 2.2.2 实验分析
• 2.3 均匀耦合互连线的互连时延估计
• 2.3.1 斜阶跃信号激励下的互连时延估计
• 2.3.2 实验分析
• 2.4 本章小结
• 3 工艺参数扰动下互连线传输性能的随机谱分析
• 3.1 相关理论概述
• 3.1.1 多项式混沌展开理论
• 3.1.2 随机谱方法
• 3.1.2.1 随机伽辽金方法
• 3.1.2.2 随机点匹配方法
• 3.1.3 积分配置点选取方法
• 3.1.3.1 直接张量基策略
• 3.1.3.2 稀疏网格策略
• 3.2 工艺参数扰动下的耦合互连线传输性能分析
• 3.2.1 耦合互连线随机建模
• 3.2.2 工艺参数扰动下耦合互连线的去耦方法
• 3.2.3 建立互连线节点分析方程
• 3.2.4 基于随机伽辽金方法的传输性能分析
• 3.2.4.1 传输性能的理论分析
• 3.2.4.2 实验分析
• 3.2.5 基于随机点匹配方法的传输性能分析
• 3.2.5.1 传输性能的理论分析
• 3.2.5.2 实验分析
• 3.2.6 方法执行效率分析
• 3.2.7 基于多互连线耦合的互连时延分析
• 3.2.7.1 多互连线耦合模型
• 3.2.7.2 多耦合互连线时延估计
• 3.2.7.3 实验分析
• 3.3 本章小节
• 4 工艺参数扰动下芯片参数成品率的多目标优化
• 4.1 相关理论概述
• 4.1.1 切比雪夫仿射技术
• 4.1.2 基于切比雪夫仿射技术的边界估计
• 4.1.2.1 P-box表示法
• 4.1.2.2 基于切比雪夫逼近的P-box线性化
• 4.1.2.3 仿射计算的PLPB边界求解
• 4.1.3 基于自适应加权求和方法的多目标优化
• 4.1.3.1 帕雷托优化问题
• 4.1.3.2 自适应加权求和优化方法
• 4.2 芯片参数成品率多目标优化
• 4.2.1 漏电功耗及芯片时延模型
• 4.2.1.1 漏电功耗模型
• 4.2.1.2 芯片时延模型
• 4.2.2 基于切比雪夫仿射理论的成品率多目标优化
• 4.3 实验分析
• 4.4 本章小节
• 5 工艺参数扰动下集成电路标称值设计优化
• 5.1 参数域鲁棒性及性能域鲁棒性
• 5.1.1 扰动系统模型
• 5.1.2 参数域鲁棒性
• 5.1.3 性能域鲁棒性
• 5.2 基于SURROGATES的设计空间优化
• 5.2.1 鲁棒优化模型
• 5.2.2 替代模型处理框架（SMF）
• 5.2.3 基于Surrogates的优化求解
• 5.3 实验分析
• 5.4 本章小结
• 6 结论与展望
• 致谢
• 参考文献
• 附录A:攻读博士期间发表及在审的论文