基于GALS的SDIO主控制器的研究与设计

论文摘要

数字安全输入/输出（SDIO）系统的主机与设备之间的通信控制很复杂,用软件直接实现必然耗费大量CPU资源,且传输效率低。因此每个数字安全输入/输出设备都需要有专门的主控制器来负责主机与设备之间的通信。本文主要的研究即是基于SDIO主控制器的设计来完成的。全局同步电路在系统功耗控制、时钟树处理等面临越来越多的问题。异步电路设计有功耗低、速度性能提升潜力大等优点。但异步设计技术缺乏成熟的EDA工具支持。因此,兼取同步、异步二者之长的全局异步局部同步方式（GALS）应用日益广泛。GALS系统的设计思想是,将各个功能模块采用同步方式设计,然后用同步/异步转换接口将各同步模块封装起来。本文设计的SDIO主控制器需要处理异步时钟域,因此采用了GALS接口电路的设计方案。在GALS接口电路的设计中,需要处理异步时钟域握手、亚稳态等一系列问题。本文在分析四相握手协议的基础上,实现了基于标准单元的GALS接口电路的设计。由于SD协议是基于命令与数据流的,在传输过程中会产生中断延迟。本文对这一问题展开了分析,设计了基于描述表的ADMA控制器,其通过状态机来控制,传输过程无需CPU干预。本文的设计采用AMBA总线,AMBA总线的核心是中断仲裁控制,文章分析了常用的仲裁算法,并设计了一种多层动态仲裁算法,其性能优于单一的仲裁算法。本文在分析SDIO主控制器系统功能和体系结构的基础上,采用自顶向下（TOP-DOWN）的设计方法,给出了SDIO主控制器的前端设计和验证方法。该设计以Verilog HDL实现,使用EDA工具进行了逻辑仿真和静态时序分析。验证显示该设计满足预期的功能要求。

论文目录

• 摘要
• ABSTRACT
• 1 绪论
• 1.1 课题概述
• 1.2 国内外研究概况
• 1.3 本课题实现的目标和研究的意义
• 1.4 论文结构安排
• 2 SDIO 总体结构介绍
• 2.1 SDIO 架构分析
• 2.2 SD 协议分析
• 2.3 SDIO 卡结构
• 2.4 小结
• 3 SDIO 主控制器系统结构设计
• 3.1 SDIO 主控制器原理
• 3.2 AMBA 总线控制模块设计
• 3.3 标准寄存器集模块设计
• 3.4 指令控制器设计
• 3.5 数据控制器设计
• 3.6 时钟与功耗管理模块设计
• 3.7 中断控制器设计
• 3.8 ADMA 控制器设计
• 3.9 小结
• 4 全局异步局部同步时钟域接口设计
• 4.1 GALS 电路原理
• 4.2 GALS 接口电路设计
• 4.3 小结
• 5 功能验证
• 5.1 验证简介
• 5.2 验证平台
• 5.3 验证结果与分析
• 5.4 小结
• 6 总结
• 致谢
• 参考文献