基于OFDM慢时变信道估计算法研究及FPGA实现

论文摘要

信道估计是移动通信中的关键技术，随着数据量和传输速率的提高，通信系统对信道估计的要求越来越苛刻。本文阐述了信道估计理论的研究现状，对移动衰落信道的主要特征和分类进行了探究，从数学分析和实验仿真两个角度对信道常用模型进行介绍。重点说明了一种更适用于频率选择性信道的Jakes模型的一种替代模型和时变信道仿真中常用的傅里叶扩展基模型（CE-BEM:Complex-Exponential Basis Expansion Model）。本文对OFDM系统中慢时变信道的估计技术进行了研究并提出了一种新算法。基于叠加序列（ST: Superimposed Training）信道估计方法把导频叠加在信息数据上，不占用宝贵的频带资源，而得到了广泛的关注。本文系统介绍了基于叠加导频信道估计算法的研究进展和实现过程。针对ST算法效果不佳和ST算法的改进算法基于数据的叠加导频（DDST: Data-Dependent Superimposed Training）估计方法复杂度高的特点，对OFDM系统中的导频进行了特别处理，提出了一种基于部分数据的叠加导频（PDDST: Part-Data-Dependent Superimposed Training）信道估计方法，并应用于慢时变信道的估计。利用导频序列在时域为冲击序列的特点，对导频周围参与信道估计运算的信息数据进行能量削减。避免了DDST算法运算量大且实现过程慢的缺点。在接收端，提出了补偿所削减的信息数据的方法，避免由于信息数据幅值太小而降低数据恢复的性能。基于叠加导频信道估计和基于数据的叠加导频估计运算量庞大，故其在实际通信系统中应用较少，本文给出了所提算法在FPGA平台上的实现方案，并分模块进行了实现。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 课题研究背景及意义
• 1.2 信道估计研究现状
• 1.2.1 导频的选择和插入
• 1.2.2 接收端导频位置信道参数的获取
• 1.2.3 通过导频处的信道参数恢复出所有时刻的信道信息
• 1.2.4 叠加导频信道估计综述
• 1.3 本文的主要工作和内容安排
• 第二章 无线信道模型与 FPGA 技术
• 2.1 无线信道特性与建模
• 2.2 信道建模与仿真
• 2.3 FPGA 技术及其在数字通信系统中的应用
• 第三章 基于部分数据的叠加导频信道估计算法提出
• 3.1 OFDM 通信系统基带信号处理简介
• 3.2 基于叠加序列的信道估计
• 3.2.1 基于叠加序列信道估计的系统模型
• 3.2.2 导频序列的选取
• 3.3 基于部分数据的叠加导频信道估计算法的提出
• 3.3.1 系统描述
• 3.3.2 基于部分数据的叠加导频慢时变信道估计
• 3.3.3 算法的性能分析
• 3.4 信息数据的补偿及其恢复
• 3.5 实验与仿真结果
• 第四章 信道估计算法的 FPGA 实现
• 4.1 设计平台和设计流程简介
• 4.2 算法的 FPGA 实现
• 4.2.1 导频的设计和插入
• 4.2.2 信道求解
• 4.2.3 CE-BEM 模型系数的求解
• 4.2.4 利用 CE-BEM 模型对时变信道进行还原
• 4.2.5 对信息数据进行补偿
• 4.2.6 IFFT 和 FFT 算法简介以及 FFT IP 核的应用
• 第五章 结束语
• 致谢
• 参考文献
• 研究成果